基于CPLD的出租车计费器设计开题报告.docVIP

基于CPLD的出租车计费器设计开题报告.doc

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
毕 业 论 文 ﹙设 计﹚ 开 题 报 告 题 目 基于CPLD的出租车计费器设计 学生姓名 学号 所在院(系) 专业班级 指导教师 2010 年 4 月 1 日 题 目 基于CPLD的出租车计费器设计 选题的目的及研究意义 随着科学技术的进步,社会的发展,出租车以其方便快捷的特点逐渐成为人们生活中不可缺少的交通工具。随着EDA技术的高速发展,电子系统的设计技术和工具发生了深刻的变化,大规模可编程逻辑器件CPLD/FPGA的出现,给设计人员带来了诸多方便。利用它进行产品开发,成本低部分功能由软件实现,减少了硬件的压力,使得系统结构简单、调试方便且成本低廉 图1. 基于单片机的出租车计费器设计原理框图 方案二:采用VHDL编程,基于FPGA/CPLD实现出租车计费器的设计。原理框图如图2。 图2. 出租车计费器原理框图 随着电子行业的迅猛发展,计费器在各个领域中的使用越来越繁琐,用户对计费器的要求也越来越高,以出租车多功能计费器来说,用户不仅要求计费器性能稳定,计费准确,有防作弊功能;同时还要求其具有车票打印、IC卡付费、语音报话识别、电脑串行通信及税控等功能;不同国家和地区也有差别,而且出租车还面临每年一次的调价或调整收费方式等问题。 对比以上方案,可以看出传统的基于单片机的出租车计费器已经远远跟不上这种变化,功能升级很繁琐,需要硬件重组和软件更新同步进行,不仅成本高,每次升级还可能出现新的不稳定因素。故此次设计选用基于CPLD的出租车计费器设计方案。 2.各模块功能介绍 信号输入模块:利用外部时钟信号SCLK进行适当分频后,产生1HZ的系统工作用基准时钟信号CLK1HZ,供系统中的相关模块计时用。在本设计中,假设每1000个脉冲信号代表一千米的里程(即每米1个脉冲信号)。 里程计费模块:在计费开始标志start、计费终止信号stop和等待标志信号ddbz等信号的控制下,计算行驶里程超过3km以上的运行车费。该模块通过多个条件控制的加法进程来完成里程计费操作。当LCBZ=1,说明行驶距离超过3km,里程计费启动,按单价2元/公里计费;LCBZ=0,说明没有超过3km,按起价计费;当CTBZ=1时,说明行驶距离超过20km,按单价3元/公里计费。 等待计时模块:在等待计时标志DDBZ和基准时钟信号CLK1HZ的控制下,进行等待时间DDSJ的计算 ,其中DDSJ的低8位表示等待时间的秒数,DDSJ的高8位表示等待时间的分钟数,同时根据等待时间的长短发出一个熄灯标志信号XDBZ。当当等待的时间小于10秒时,XDBZ=0,等待时间显示灭;XDBZ=1时,等待时间显示灯亮。 等待计费模块:在等待标志信号DDBZ和熄灯标志信号XDBZ控制下,进行等待费用的计算操作。该模块的VHDL包括两个进程:60s周期跳变信号产生进程、等待费用计算今。等待费用计算的条件是在DDBZ=1并且在60s周期性跳变信号T60S的上升沿,根据XDBZ分别进行加法计费操作。当DDBZ=1且XDBZ=0时按每元基于FPGA的出租车计费器的设计与实现 采用单片机系统设计的出租车计费器分析2] 萧钰.出版业信息化迈入快车道[EB/OL].(2001-12-19)[2002-04-15]. /cgi/anatmorp 4月5日——4月16日:熟悉VHDL语言程序的设计方法和MAX+PLUSII软件环境,确定设计思路。 4月19日——5月7日:设计顶层模块,完成各子模块的设计、编程、调试和仿真。 5月10日——5月25日 :对各子模块进行综合、仿真和测试,完成毕业设计验收。 5月26日——6月11日:撰写、修改毕业设计论文。 6月12日——6月20日:打印论文,制作答辩PPT并完成答辩。 六、指导教师意见 1.对开题报告的评语 2.对开题报告的意见及建议 指导教师(签名):

文档评论(0)

185****7617 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档