0501-VHDL程序的基本结构.ppt

结构体的语法格式 结构体的并行处理语句 具体描述结构体的行为及其连接关系。 在结构体中的语句都可以是并行执行的， 语句的书写顺序不决定语句的执行顺序。 所谓“并行”，指的是这些并行语句之间没有执行顺序的先后之分。 并行处理语句的局部化 在实际逻辑设计时，我们不一定希望所有的逻辑语句同时工作，怎么办？ 换句话：如何能让不同部分的语句“有条件地”起作用？ 解决办法：挑出来、加条件！ 使用条件语句吗？ 不行！！！ 用适当的语法来表达：就引入了 进程语句 PROCESS语句的书写格式 [进程名:] PROCESS [(敏感信号表)] IS 变量说明语句 变量说明语句 BEGIN … 进程内逻辑语句 … END PROCESS [进程名]； process语句使用的类型、常量、变量、子程序声明、子程序体、属性声明等，但不能有信号声明* 可有可无，区分不同进程 process (A, B) begin Output = A or B; end process; process begin Output = A or B; wait on A, B; end process; PROCESS语句的工作机理 任何一个敏感信号发生变化都将启动process内部的所有并行语句执行一次。 Process语句可以不带敏感表，但是要在end process; 前加入wait on 信号1，信号2，…； 注意：process语句敏感表 和wait on语句只能有一个。 ENTITY mux IS PORT(d0,d1,sel :in bit; q :out bit ); END mux; Architecture dataflow of mux is SIGNAL tmp1,tmp2,tmp3:bit; Begin q=tmp3; process(d0,d1,sel) begin tmp1=d0 and sel; tmp2=d1 and (not sel); tmp3=tmp1 or tmp2; end process; End dataflow; 敏感信号d0,d1,sel任一信号发生变化就执行 * 进程语句举例 进程里面的语句 可以放置任何信号代入语句； 可以放置一般并行语句； 可以放置条件、分支、循环语句； 不可以放置进程语句（嵌套）； 结构体三种描述方式 行为描述： 对设计实体按算法的路径来描述。采用进程语句顺序描述设计实体的行为和功能。 寄存器传输描述（数据流描述）： 通过描述数据流程的运动路径、方向和运动结果，实现设计实体的行为和功能。 结构描述（逻辑元件连接描述）： 采用并行处理语句描述设计实体内的结构组织和元件互连关系。通常用于层次式设计。 结构体描述的三种方法 例 二选一数据选择器 ENTITY mux IS PORT(d0, d1:IN BIT; sel:IN BIT; Q:OUT BIT)； END mux; ARCHITECTURE behave OF mux IS BEGIN PROCESS(d0,d1,sel) BEGIN IF sel=’0’ THEN q=d0; ELSE q=d1; END IF; END PROCESS; END behave; 1) 行为级描述： 只表示输入和输出间转换的行为，它不包含任何结构的信息（硬件特性、连线方式、逻辑行为方式）。 ENTITY mux IS PORT( d0,d1:IN BIT; sel:IN BIT; q：OUT BIT ) ; END mux; ARCHITECTURE behave OF mux IS SIGNAL tmp1,tmp2,tmp3,nsel: BIT; BEGIN cale:PROCESS(d0,d1,sel) BEGIN Nsel=NOT sel; tmp1= d0 AND sel; tmp2= d1 AND nsel; tmp3= tmp1 OR tmp2; q= tmp3; END PROCESS; END behave; 2) 以规定设计中的各种寄存器形式为特征，然后在寄存器之间插入组合逻辑。 数据流描述方式能比较直观地表达底层逻辑行为。 RTL级描述（数据流描述方式） ARCHITECTURE stru OF mux IS BEGI