ATmega16之AD转换与ADC中断程序.ppt

ATmega16 AD转换与ADC中断程序 PPT内容概览 ATmega16内部 ADC 特点 模拟噪声抑制技术 ADC 转换结果 ADC 及相关寄存器 ADC 中断程序 1、ATmega16内部ADC特点 10 位精度，逐次逼近型 ADC 65 - 260 μs 的转换时间 最高分辨率时采样率高达 15 kSPS 8 路复用的单端输入通道 7 路差分输入通道 2 路可选增益为 10x 与 200x 的差分输入通道 1、ATmega16内部ADC特点 可选的左对齐 ADC 读数 0 - VCC 的 ADC 输入电压范围 可选的 2.56V ADC 参考电压 连续转换或单次转换模式 通过自动触发中断源启动 ADC 转换 ADC 转换结束中断 基于睡眠模式的噪声抑制器 1、ATmega16内部ADC特点 一个10位的逐次逼近型 ADC，与一个8通道的模拟多路复用器连接，能对来自端口 A 的8 路单端输入电压进行采样。 ADC 包括一个采样保持电路 ADC 由 AVCC 引脚单独提供电源。AVCC与VCC 之间的偏差不能超过± 0.3V。 1、ATmega16内部ADC特点 逐次逼近电路需要一个从 50 kHz 到 200 kHz 的输入时钟以获得最大精度（所需的转换精度低于10 比特时输入时钟频率可以高于 200 kHz） 1、ATmega16内部ADC特点 ADC 模块包括一个预分频器，可以由任何超过100 kHz 的 CPU 时钟来产生可接受的 ADC 时钟。预分频器通过 ADCSRA 寄存器的 ADPS 进行设置。置位 ADCSRA 寄存器的 ADEN 将使能ADC，预分频器开始计数。只要 ADEN 为1，预分频器就持续计数，直到 ADEN 清零。 1、ATmega16内部ADC特点 ADCSRA 寄存器的 ADSC 置位后，单端转换在下一个 ADC 时钟周期的上升沿开始启动。 1、ATmega16内部ADC特点 正常转换需要 13 个 ADC 时钟周期。为了初始化模拟电路，ADC 使能( ADCSRA 寄存器的 ADEN 置位) 后的第一次转换需要 25 个 ADC 时钟周期。 2、模拟噪声抑制技术 设备内部及外部的数字电路都会产生电磁干扰(EMI)，从而影响模拟测量的精度。如果转换精度要求较高，那么可以通过以下方法来减少噪声： - 1. 模拟通路越短越好。保证模拟信号线位于模拟地之上，并使它们与高速切换的数字信号线分开。 - 2. AVCC 应通过 LC 网络与数字电压源 VCC 连接。 - 3. 使用 ADC 噪声抑制器来降低来自 CPU 的干扰噪声。 - 4. 如果有其他 ADC 端口被用作数字输出，那么必须保证在转换进行过程中它们不会有电平的切换。 3、ADC转换结果 转换结束后( ADIF 为高 )，转换结果被存入ADC 结果寄存器( ADCL, ADCH )。 单次转换的结果如下（ VIN 为被选中引脚的输入电压）： 3、ADC转换结果 如果使用差分通道，结果(用2 的补码形式表示)： 3、ADC转换结果 差分测量范围： 4、ADC及相关寄存器 ADC 多工选择寄存器 － ADMUX： 4、ADC及相关寄存器 Bit 7:6 – REFS1:0: 参考电压选择 4、ADC及相关寄存器 Bit 7:6 – REFS1:0: 参考电压选择 - 如果将一个固定电源接到 AREF 引脚，那么就不能选择其他的基准源，因为这会导致片内基准源与外部参考源的短路。如果 AREF 引脚没有联接任何外部参考源，则可以选择 AVCC 或1.1V 作为基准源。参考源改变后的第一次 ADC 转换结果可能不准确，建议不要使用这一次的转换结果。 4、ADC及相关寄存器 Bit 5 – ADLAR: ADC 转换结果 左对齐 - ADLAR 影响 ADC 转换结果在 ADC 数据寄存器中的存放形式ADLAR 置位时转换结果为左对齐，否则为右对齐 ADLAR 的改变将立即影响 ADC 数据寄存器的内容，不论是否有转换正在进行。 4、ADC及相关寄存器 Bits 4:0 – MUX4:0: 模拟通道与增益选择位 4、ADC及相关寄存器 ADC 控制和状态寄存器A － ADCSRA： 4、ADC及相关寄存器 Bit 7 – ADEN: ADC 使能 - ADEN 置位即启动 ADC，否则 ADC 功能关闭。在转换过程中关闭 ADC 将立即中止正在进行的转换。 4、ADC及相关寄存器 Bit 6 – ADSC: ADC 开始转换 - 在单次转换模式下，ADSC 置位将启动一次 ADC 转换。在连续转换模式下，ADSC 置位将启动首次转换。第一次转换( 在 ADC 启动之后置位 ADSC，或者在使能 ADC 的同时置位 ADSC ) 需