Intel汇编语言程序设计[第五版]Chapter2IA-32处理器体系结构.ppt

指令指针寄存器EIP 指令指针寄存器始终存放下一条要被CPU执行的指令的地址。 有些机器指令可以修改EIP，使程序分支转移到新的 地址执行。例如：RET EFLAGS寄存器 EFLAGS（处理器标志寄存器）由控制CPU的操作或反映CPU某些运算结果的二进制位构成。 处理器标志包括两种类型：状态标志和控制标志。 说某标志被设置意味着使其等于1；被清除意味着使其等于0 程序员可以通过设置EFLAGS中的控制标志控制CPU的操作，如方向和中断标志。 一些机器指令可以测试和控制这些标志，例如：JC 或STC CF OF SF ZF AC PF … 进位标志 Carry Flag 符号标志 Sign Flag 辅助进位标志 Assistant Carry Flag 溢出标志 Overflow Flag 零标志 Zero Flag 奇偶标志 Parity Flag 其中反映CPU执行的算术和逻辑操作结果的状态标志，包括溢出、符号、零、辅助进位、奇偶和进位标志。 EFLAGS的状态标志 进位标志CF：在无符号算术运算的结果，无法容纳于目的操作数中时被设置。 溢出标志OF：在有符号算术运算的结果位数太多，而无法容纳于目的操作数中时被设置。 符号标志SF：在算术或逻辑运算产生的结果为负时被设置。 零标志ZF：在算术或逻辑运算产生的结果为零时被设置。 辅助进位标志AC：在算术运算导致8位操作数的位3到位4产生进位时被设置。 奇偶进位PF：在统计一个数字内值等于1的位数时，如果为1的总位数为偶数，则设置该标志；否则清除该标志。 系统寄存器 三、系统寄存器 仅允许运行在最高特权级的程序（例如：操作系统内核）访问 的寄存器，任何应用程序禁止访问。 中断描述符表寄存器IDTR：保存中断描述符表的地址。 全局描述符表寄存器GDTR：保存全局描述符表的地址，全局段描述符表包含了任务状态段和局部描述符表的指针。 局部描述符表寄存器LDTR：保存当前正在运行的程序的代码段、数据段和堆栈段的指针。 任务寄存器：保存当前执行任务的任务状态段的地址。 调试寄存器：用于调试程序时设置端点。 2.2.3 浮点单元 浮点单元FPU 适合于高速浮点运算，从Intel 486开始集成到主处理器 芯片中。 8个80位的浮点数据寄存器 ST(0)～ST(7) 2个48位的指针寄存器 3个16位的控制寄存器 2.2.4 Intel微处理器的历史 Intel 8086 Intel 80286 IA-32处理器系列 P6处理器系列 奔腾Ⅳ和Xeon系列 CISC和RISC Intel 8086和80286 Intel 8086 1978年诞生，标志着现代Intel体系结构系列的开端。 与早期的处理器相比，创新在于使用了16位的寄存器和16位的数据总线。 采用了允许程序最多可寻址1MB的内存分段模式。 Intel 80286 第一个用于保护模式下的Intel处理器 使用24位的地址总线，可寻址16MB的RAM IA-32处理器系列 Intel 386 IA-32系列的第一个成员 使用32位寄存器和32位地址总线、32位外部数据总线 支持新的虚拟内存寻址方式，可寻址远大于物理内存的虚拟内存，使每个程序都被给予了4GB的线性地址空间。 Intel 486 Intel486指令集中的微结构采用流水线技术，允许同时处理多条指令。 奔腾（Pentium） 使用两条并行流水线的超标量设计，允许两条指令同时解码执行。 引入了32位地址总线和64位的内部数据通道。 P6处理器系列 1995年引入的P6系列处理器对基本的IA-32体系结构进 行了扩展，提升了执行速度。 奔腾Pro 引入了提升指令执行速度的高级技术 奔腾Ⅱ 在P6系列中加入了MMX技术(多媒体增强指令集技术) 奔腾Ⅲ 向IA-32体系结构引入了SIMD（流扩展）技术 特别设计了用于快速移动大量数据的128位寄存器 CISC 和 RISC 复杂指令集（CISC，Complex Instruction Set） 指令集很大，包含多种内存寻址方式、移位、算术运算和逻辑操作。CISC使得编译后的程序可以包含相对较少的指令。 执行过程：指令通过处理器内部的微代码解释器解码和执行。 主要缺点：对于复杂指令，处理器进行解码和执行的时间较长 精简指令集（RISC，Reduced Instruction Set） 包含数量相对较少的简短指令，执行非常快速； 执行过程：使用硬件直接解码和执行指令； 高速工程、图形工作站；昂贵 2.3 IA-32的内存管理 在实地址模式下，处理器使用20位的地址总线，可以访问1MB(0~FFFFF)内存。 但Intel 8086只有16位的地址线，不能直接表示20位的地址，因此采