PCB板布线减少电磁干扰总结.docVIP

原理图与PCB设计 F28XXADC的设计 任何没有使用的ADC的输入引脚连接到模拟地上，它们被认为是输入引脚并且CMOS芯片的开路引脚会从引脚的周围得到电压噪声。确保任何数字信号引脚都不要连接到模拟地。 用在模拟转换器输入引脚上的电压应该严格限制在0 V–3 V，如果在任何通道上，超过了这个范围，就会暂时影响到其他通道的转换。如果用于输入模拟信号的数字电路需要使用任何高的电压（5V）供电，在连接到模数转换器的输入引脚之前，推荐采用缓冲状态缩放信号使之小于3 V。 如果检测到直流电压高于3.0V，把电阻分压器和运算放大器相连，电阻分压器直接和模数转换器的输入引脚相连接，就打破了低电源阻抗的需求，并且会产生大的转换计数误差。 在DSP 处理电路中，需要在和其它所有芯片连接的每一个电源引脚放置一个0.1mF 去藕电容，并且使用高质量的陶瓷电介质电容，这些电介质具有更好的高频性能。 任何一个所有不使用的引脚都认为是输出引脚，并且不连接它们或者设置它们为输入引脚，也可以外接一个很大的下拉电阻（3–10 kW）。 把模数转换器的逻辑输出引脚连接到VSSA或利用短而宽的通铺连接。 供电参考 把模拟3.3V干线和数字3.3V干线分开 分开的模拟地常被用来连接所有的模拟信号，在模拟地和数字地交叉点一般用星型连接。应该在模拟3.3V干线上放置一个滤波电容或在模拟稳压器上放置一个滤波电容，主要是为了确保从任何数字信号返回的电流没有流进模拟地线路层。 推荐的上电顺序是核供电应该首先上电，紧接着是I/O口，然后是模拟供电。ADC输入引脚的输入电压应该在模拟器件上电之后再使用。 如果使用外部参考电压，应使用稳定的VREF提供电压，这样在运行期间不会由于电路板噪声或电源噪声而引起变化，在每一个VREF干线上应该采用各自的运算放大器作为缓冲级。在每一个参考线上，应设置1 nF和10 mF低共振电容，目的是为了避免干扰不要和任何信号连接。 布线 把外部器件紧靠相关的ADC芯片引脚放置。在放置外部参考电压时，一定要靠近ADCREFP和ADCREFM引脚。 特别是在DSP接口和电动机、电器板连接时，电路板数字走线应该避免交叉。在具有数字开关有效的区域，避免模拟回路的产生，如时钟晶振、数字/地址总线等。 使用地线层和电源层 与模拟地层和数字地层连接时，采用单点、宽通道。 低电平的模拟信号要注意走线的宽度和长度。利用宽的走线来减少电感和噪声。 推荐使用分隔的地层，目的是为了保持ADC的路径具有较低的电感。如果没有可能把地线层分开，可利用宽的短的走线。差的地线层会随机影响系统的性能，有时候，一些问题就是由于地线层没有走好线而引起的。 射频能源干扰处理 来源：芯片I/O引脚、电源供应、振荡电路。 表贴元件比通孔原件好（减小电感。靠得更近）。 引脚噪声来自于相邻引脚和底板的耦合及处理器电源、芯片内部 由电源、芯片、地组成环路及器件耦合产生环路：旁路、晶体、信号、内部辐射等回路，回路越大，辐射越强； 差模噪声是信号噪声（传播跟踪接受装置），两电线间存在差分电压（工作需求） 共模噪声是由共享电阻引起的压降等 电路板设计 地和电源： 电感随长度增大，随宽度减小，在电源和地之间的比率不能超过3:1，电源和地应直接运行，可最小化回路面积。 微处理器下面，创建一个平面地面，可连接绕过器件和震荡电路，连到GND引脚，电源引脚连接旁路电容。 信号回路：创建网络地，布置返回信号在信号跟踪路径下是最有效的减少回路区域的办法。 数字地和电源携带RF能量，最好从其它电源和地中独立出来。也可在微处理器/独立地处布置470-1000pF范围的小射频电容 布线时不要在地平面留下割痕，沿边线最好，还有打小孔不要挖槽 电源最好单点接地，将其他地紧密相连，信号最好用星型，不要多点接地。 PCB顶层大部分垂直，底层大部分水平，空的空间填满地 ，顶层穿过底层打通孔 地面填充模式如果接在地的两端，相当一个电容，对网络有贡献 使用尽可能多的通孔，尽可能两层使用网络，相同宽度的线不要正交 铁氧体磁珠要靠近噪声源那侧,只用于+V，不用于地， 电源和芯片地之间旁路C（0.1uf-0.01uf），长宽3:1的循环路径，减小面积，扩展芯片地； 保持噪声在芯片附近：O引脚加50-100电阻，I加35-50电阻，布置靠近芯片，尽可能与芯片地重叠 在微处理器和外部存储器之间需连接滤波电容，平行I/O口支持高速数据传输 离电源由近到远：高速逻辑、低速逻辑、模拟器件。 减少电感电容平行追踪间串扰： 把携带RF噪声的踪迹连接到微处理器，远离其它信号 信号在其返回地上 噪声信号不要跑在电路板的外边缘 如果可能，用地线包围噪声线 让非噪声源远离噪声，如连接口、震荡电路、继电器。 串联电阻是解决振铃的廉价方法（终端电阻） CMOS输入像串了