数字电路大型实验报告书.pdf

数字电路与数字逻辑大型实验报告 姓名 章卫龙 指导教师 贾立新 专业班级 通信（1004） 学 院 信息工程学院 提交日期 2012 年6 月28 日 1 一、实验内容 1．基于FPGA 的数字频率计数器的设计以及单个模块的仿真 ⑴初步掌握VHDL 语言编写并通过Quartus II 软件生成需求元件 ⑵初步掌握Quartus II 软件的使用，并掌握该工具自顶向下的电子系统设计 方法 2 ．基于FPGA 的三色交通灯的设计 二、数字频率计的设计 1．工作原理 图1-1：数字频率计的工作原理框图 ⑴ 原理分析 依据原理框图（图1-1），当闸门信号到来时闸门开通，被测信号通过闸门送到计数器，计 数器开始计数，当闸门信号结束时，计数器停止计数。由于闸门开通的时间是1s,计数器的 计数值就是被测信号的频率。为了使测得的信号值准确，在闸门开通之前，计数器必须清 零。为了使显示电路稳定显示频率值，在计数器和显示电路之间加了锁存器，当计数器计 数结束时，将计数值通过锁存信号送到锁存器。控制电路在时基电路的控制下产生三个信 号：闸门信号、锁存信号、和清零信号。 2 2 ．数字频率计顶层原理图 图1-2 数字频率计顶层原理图 3 ．底层模块的仿真结果 ⑴第一个模块为CONSIGNAL 模块，该模块为频率计的控制器。对整个电路图 起到控制作用 图1-6:CONSIGNAL 模块的仿真结果 ⑵第二个模块为CNT10 模块，四个十进制计数器模块组成 10000 进制计数器 使频率计的范围达到0~9999Hz 。在仿真图里面充分体现了使能端CS 和清 3 零端CLR 的作用。CS 信号高电平持续时间超过了十个时钟信号周期。当 计数值为1001 时CO 端进位输出。 图1-3CNT10 模块的仿真结果 ⑶第三个模块是LOCK 模块，LOCK 模块用于锁存计数器计数结果 图1-4LOCK 模块的仿真结果 ⑷第四个模块是DECORDER 模块，该模块将计数器输出的8421BCD 码转化 为七段显示码。仿真图中清晰的展示了一一对应的转化关系。 图1-5EDCORDER 模块的仿真结果 4 4 ．项目处理 （1）器件选定 创建原理图文件，从用户库中选中生成的模块符号各四个，布局模块符号， 并做相应的连线。 （2 ）管脚锁定 ⑴通过对应表查表的方式来管脚锁定，管脚锁定成功后，将工程再次进行 编译，以将引脚的对应关系存入设计，并在工程中产生sof 文件。 图1-7 数字频率计管脚锁定图 5 （3 ）编程下载 通过USB 编程电缆连接PC 与DE 开发板，并为适配器为DE2 系统通上电源。 其中要注意的是在“Program/Configure ”复选框打√，便可点击start 按钮开始 下载。连接图如下： 图1-8QuartusII 软件与DE2 开发板连接图 （4 ）频率测量 通过观察相应数码管的显示值可以得出测量频率值，改变接入振荡电路的频 率 （4Hz ，32Hz，128Hz…..）可以得到不同的频率测量值。 三、三色交通灯的设计 1．设计方案 6 图1-7 ：三色交通灯设计原理