输入输出延迟单元IODELAY简介.pdf

输入/输出延迟单元（IODELAY ）简介 每个I/O 模块包含一个可编程绝对延迟单元，称为IODELAY 。IODELAY 可以连接到 ILOGIC/ISERDES 或OLOGIC/OSERDES 模块，也可同时连接到这两个模块。IODELAY 是 具有64 个tap 的环绕延迟单元，具有标定的tap 分辨率（见附图 1）。IODELAY 可用于组 合输入通路、寄存输入通路、组合输出通路或寄存输出通路，还可以在内部资源中直接使用。 IODELAY 允许各输入信号有独立的延迟。通过在《Virtex-5 数据手册》中规定的范围内选 择IDELAYCTRL 参考时钟，可以改变tap 延迟分辨率。IODELAY 资源可用作IDELAY、 ODELAY 或组合延迟。 1、当用作IDELAY 时，数据从IBUF 或内部资源输入，然后输出到ILOGIC/ISERDES 。 有三种可用操作模式： • 零保持时间延迟模式 （IDELAY_TYPE = DEFAULT ） 这种操作模式允许向后兼容，以使用Virtex-II 、Virtex-II Pro 和Virtex-4 器件中的零保 持时间延迟功能的设计。当在没有DCM 的情况下使用全局时钟采集数据（引脚到引脚参数） 时，用这种延迟单元提供“非正保持时间”。在这种模式下使用时，不需要例化IDELAYCTRL 基元。有关更多详情，请见“IDELAYCTRL 用法及设计指导原则”。 • 固定延迟模式 （IDELAY_TYPE = FIXED ） 在固定延迟模式下，配置时将延迟值预设置成由属性IDELAY_VALUE 确定的tap 数。 此值配置后不可更改。在这种模式下使用时，必须例化IDELAYCTRL 基元。有关更多详情， 请见“IDELAYCTRL 用法及设计指导原则”。 • 可变延迟模式 （IDELAY_TYPE = VARIABLE ） 在可变延迟模式下，可以在配置后通过操控控制信号CE 和INC 来改变延迟值。在这 种模式下使用时，必须例化IDELAYCTRL 基元。有关更多详情，请见“IDELAYCTRL 用法及设计指导原则”。 2 、当用作ODELAY 时，数据从OLOGIC/OSERDES 输入，然后输出到OBUF 。有一种 可用操作模式： • 固定延迟输出模式 在固定延迟输出模式下，配置时将延迟值预设置成由属性ODELAY_VALUE 确定的tap 数。此值配置后不可更改。在这种模式下使用时，必须例化IDELAYCTRL 基元。有关更多 详情，请见“IDELAYCTRL 用法及设计指导原则”。 3、当用作双向延迟时，将IOB 配置成双向模式。IODELAY 交替延迟输入通路和输出 通路上的数据。有两种可用操作模式： • 固定IDELAY （IDELAY_TYPE = FIXED ）和固定ODELAY 模式 在这种模式下，IDELAY 和 ODELAY 的值都是在配置时预设置，分别由 IDELAY_VALUE 和ODELAY_VALUE 属性确定。此值配置后不可更改。在这种模式下使 用时，必须例化IDELAYCTRL 基元。有关更多详情，请见“IDELAYCTRL 用法及设 计指导原则”。 • 可变IDELAY （IDELAY_TYPE = VARIABLE ）和固定ODELAY 模式 在这种模式下，只有IDELAY 值可以在配置后通过操控控制信号CE 和INC 来动态更 改。IODELAY 基元中T 引脚的逻辑级别动态确定模块是IDELAY 模式还是ODELAY 模式。 在这种模式下使用时，必须例化IDELAYCTRL 基元。有关更多详情，请见“IDELAYCTRL 用法及设计指导原则”。 表1-1 列出了IODELAY 支持的配置。 表1-1：IODELAY 支持的配置 IODELAY 基元 图1-1 所示为IODELAY 基元。 图1-1：IODELAY 基元 表1-2 列出了IODELAY 基元中的可用端口。所有端口均为1 位宽。 表1-2：IODELAY 基元端口 IODELA