EDA综合课程设计【学习课件】.ppt

四、设计原理： 在同一芯片EPF10K10上集成了如下电路模块： 1．时钟计数：秒——60进制BCD码计数； 分——60进制BCD码计数； 时——24进制BCD码计数； 同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。 2．具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。 3．蜂鸣器在整点时有报时驱动信号产生。 五、实验内容及步骤： 1.根据电路持点，用层次设计概念将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。培养学生之间的合作精神，同时加深层次化设计概念。 2.了解软件的元件管理深层含义及模块元件之间的连接概念，对于不同目录下的同一设计，如何融合。 3.适配划分前后的仿真内容有何不同概念，仿真信号对象有何不同，让学生有更深一步了解。熟悉了CPLD设计的调试过程中手段的多样化。 4.按适配划分后管脚定位，同相关功能块硬件电路接口连线。 六、模块说明: 各种进制的计数及时钟控制模块（10进制、6进制、24进制）; 扫描分时显示、译码模块; 扬声器编码模块; 各模块都用VHDL语言编写。 各功能模块连接示意图如图所示。 数字钟各模块连接示意图 七、实验连线： 输入接口： 1．代表清零、调时、调分信号RESET、SETHOUR、SETMIN的管脚分别连接按键开关。 2．代表计数时钟信号CLK和扫描时钟信号CLKDSP的管脚分别同1HZ时钟源和32HZ（或更高）时钟源相连。 输出接口： 1．代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和A～G参照设计一中的连法。 2．代表扬声器驱动信号的管脚SPEAK同扬声器驱动接口SPEAKER相连。 EDA综合课程设计（四） ——交通灯控制器设计 一、设计要求： 1、主干道和支干道交替放行，主干道每次放行30秒，支干道每次放行20秒。 2、每次绿灯变红灯时，黄灯先亮5秒钟，此时原红灯不变。 3、用十进制数字（递减计数）显示放行和等待时间。 一、 设计要求 ? 设计一个共阴16X16点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮，显示一定的字符或图案花样，其中位选信号为16-4编码器编码输出。 EDA综合课程设计（五） ——16X16点阵显示综合实验 控制器的引脚功能图如上图所示，其中：DIN[3..0]为显示花样模式选择，高电平有效；CLK为时钟输入端；DOTOUT[15..0]为行驱动信号输出；SELOUT[3..0]为列选信号输出，为16-4编码信号。 16X16点阵控制接口引脚功能 图案1 实现16X16点阵的16列同时从上往下依次点亮，全亮后16列又同时从下往上依次熄灭。 列选信号：采用与7段数码管的位选信号一样的处理方法，即列扫描信号频率大于24HZ。 行驱动信号：可以采用移位的方法，可先定义一个16位的信号，若最高位置为‘1’，我们采用右移的方法，使每一位都置‘1’，这就实现依次点亮；当第0位也置‘1’后，给第0位置‘0’，再采用左移的方法将每一位又重新置‘0’，这样就实现了反相依次熄灭，等第15位为‘0’时，又重新开始，以此循环。 对于其他的显示花样（比如文字显示），请自行设计。 三、实验连线 将CP端接时钟输出，并使输入频率约为1MHz，DIN[3..0]分别接4位拨码开关，DOTOUT[15..0]分别接显示模块的L15~L0，SELOUT[3..0]分别接显示模块的SEL3~SEL0。 1、系统设计要求 ?（1）要有2种花型变化。 ?（2）2种花型可以自动变换，循环往复。 ?（3）具有清零开关。 ?（4） 控制器有四组输出,每组至少能驱动四只LED。 （2）设计用4只LED组成的彩灯图案。图案的状态变换至少有2种，并且能自动切换。 （3）彩灯图案状态变换的速度至少有快、慢两种。 EDA综合课程设计（六） ——彩灯控制器 （ 4）安装并调试彩灯控制器 3、具体操作 我们可以使用循环结构可以让一种花色亮一段时间，再进入另一种花色，而这中间的时间控制可以通过制作分频器来控制。安有清零端，当按下按钮，全灭。（难点：如何控制时间使其循环，一种花色亮了一段时间，在进入另一种花色，并且使其也亮相同的时间）。 1、设计具体要求 要求完成八路抢答器的设计，设计完成后芯片具有抢答器的全部功能，包括显示和操作接口。抢答器要求有八路抢答输入，抢答逻辑设计合理（具有抢答锁定），抢答编号显示，抢答成功指示，抢答完成后状态复位。 根据抢答要求，系统所需实现的功能如下： （1）主持人按键清零，数码显示0，蜂鸣器不叫，进入抢答状