用CustomPHY实现10Gbps数据传输_南京骏龙郭强.pdf

Stratix V 下Customer PHY 的使用 随着28nm 产品的推广，我们会面临不少Stratix IV 转换到Stratix V 的机会。因为5S 不 再支持GXB 模块，所以客户需要详细了解对应的Custom PHY 的使用。这里主要介绍三个部 分：一〉Customer PHY 的参数设置说明； 二〉 接口含义介绍；三〉用Customer PHY 实现 10Gbps 时的调试注意事项。 一 〉 Customer PHY 的参数设置 第一页的介绍 1．Parameter validation rules: 自定义模式的选择custom; GE 模式的选择GIGE 2 ．Mode of operation: 有三种：TX 、RX、或者Duplex. 3 ．Number of lanes: 通道的数量 4 ．Enable lane bonding: 是否使用绑定模式。（绑定模式只是对于发射模式而言） 5 ．FPGA fabric transceiver interface width: 用户控制块到Customer PHY 的接口宽度。有8、 10、16、20、32、40 几种 6 ．PCS-PMA interface width: 不同的宽度对应不同的传输速率范围。比如 8bits 支持 600Mbps~ 4.4Gbps；20bits 支持1Gbps~11Gbps 7 ．PLL type: 有CMU 和ATX PLL 两种，CMU 支持的速率范围比较广，但是性能上比ATX PLL 的差些。 8 ．Data rate: 传输的数据率 9 ．Base data rate： 10． Input clock frequency:输入的参考时钟频率 11． Enable TX Bitslip: 使能TX bitslip word aligner 12． Create rx_coreclkin port: 生成 RX PCS 层的可选时钟 coreclk 13． Create Tx_coreclkin port: 生成 TX PCS 层的可选时钟 coreclk 14． Create rx_recovered_clk : RX 的recovered 时钟 15． Create optional ports: 下面四个控制/状态信号 tx_forceelecidle\ rx_is_lockedtoref \rx_is_lockedtodata \rx_signaldetect 16． Avalon data interfaces: 如果打算在Qsys 系统中调用Customer PHY，使能此选项 17． Enable embedded reset control: 使能后，复位模块直接在customer PHY 内部完成， 而不需要像以前的GX 系列那样需要单独的reset 模块，是28nm 系列的一个比较方便的 地方。 第二页的介绍 1．Word alignment mode: 有如下的三种模式：1〉Manual 模式，会使能rx_enapatternalign， 当 pcs 层复位时，word alignment 会自动初始化。初始化之后，你需要使能 rx_enapatternalign 来触发pattern alignment。rx_enapatternalign 在PMA-pcs 宽度是10bits 时，为高电平触发，其他大部分时候上升沿触发； 2〉bit slipping 模式， 每个rx_bitslip 的上升沿触发一个bits 的移位；3〉Automatic synthronization state machine ，这种模式下， 由一个可编程的状态机来控制word alignment ，此模式只有在使能8b/10b 编解码后才可 以。 2 ．Rate match FIFO: 用来补偿发射端时钟和本地接收时钟的微小频率差。 3 ．8b/10b 编解码模块：为了保证通道中的0 、1 平衡。 4 ．Byte ordering: 此模块可以用于字节的排序。一般在K 码后插此排序码即可。关于何时可 以使能此功能，请参考data sheet 中的对应章节。 第三页 重配置部分暂时省略 二〉 接口含义介绍 Avalon-ST 发射接口 1．Tx_parallel_data 发射的并行数据 2 ．Tx