《基于FPGA嵌入式系统设计》(第二版)目录.doc

目 录 第1章 基于SoC FPGA嵌入式系统设计概述 1 1.1 SoC嵌入式设计的挑战与机遇 1 1.2 Altera提供的解决方案汇集 3 1.2.1 器件系列 3 1.2.2 设计软件工具及嵌入式处理器 4 1.2.3 可以使用的IP功能 9 1.2.4 SoC FPGA开发套件简介 14 第2章 Altera SoC FPGA系列器件简介 19 2.1 SoC FPGA简介 19 2.2 Cyclone V器件 21 2.3 Arria V器件 30 第三章 Quartus II EDA开发工具应用 38 3.1 现代数字系统设计方法简介 38 3.1.1 图形用户界面设计方法 41 3.1.2 EDA数字系统设计流程 43 3.1.3 Quartus II 13.0 EDA软件特点 43 3.2 Quartus II 13.0软件安装 44 3.3 Quartus II EDA软件设计过程 48 3.4 Quartus II设计输入 50 3.4.1 创建新工程 51 3.4.2 建立原理图编辑文件 54 3.4.3 建立文本编辑文件 69 3.4.4 建立存储器编辑文件 71 3.4.5 设计实例 75 3.5 设计项目的编译 80 3.5.1 项目综合 80 3.5.2 QuartusII编译器选项设置 81 3.5.3 引脚分配 88 3.5.4 项目编译结果分析 90 3.6 设计项目的仿真验证 92 3.6.1 Modelsim软件架构 92 3.6.2 Modelsim软件应用 92 3.7 TimeQuest时序分析 97 3.7.1 时序分析基本参数 97 3.7.2 TimeQuest时序分析基本步骤 98 3.7.3 查看时序分析报告 107 3.8 器件编程 108 第四章 Qsys系统开发工具 112 4.1 Qsys简介 112 4.1.1 SOPC 技术简介 112 4.1.2 Qsys与SOPC开发 112 4.1.3 Qsys 的功能特点 113 4.1.4 Qsys的优点 114 4.2 Qsys设计流程 115 4.3 Qsys 用户界面 116 4.3.1 系统元件页 117 4.3.2 系统从属页 119 4.3.3 系统选项页 119 4.3.5 Qsys 菜单命令 125 4.4 Qsys用户自定制元件 127 4.4.1 Qsys组件构成 128 4.4.2 Qsys组件编辑器 128 4.4.3 自定义组件实例1—DDS信号产生模块 129 4.4.4 自定义组件实例2—以太网控制器W5300控制 143 第5章 NiosⅡ EDS嵌入式处理器设计 148 5.1 NiosⅡ 嵌入式处理器简介 148 5.1.1 第一代Nios嵌入式处理器 148 5.1.2 第二代Nios嵌入式处理器 148 5.1.3 可配置的软核嵌入式处理器的优势 150 5.2 Nios Ⅱ嵌入式处理器软硬件开发流程简介 153 5.2.1 硬件开发流程 155 5.2.2 软件设计流程 155 5.2.3 软件设计实例 155 5.3 HAL系统库 169 5.3.1 简介 169 5.3.2 使用HAL开发程序 172 5.4 NiosII EDS开发实例 176 5.4.1 系统软硬件需求分析 177 5.4.2 系统硬件设计 179 5.4.3 系统软件设计 192 第6章 基于Qsys的HPS模型设计 203 6.1 Cyclone V SoC和Arria V SoC子系统介绍 203 6.1.1 SoC的CPU部分简介 203 6.1.2 SoC的DSP部分（NEON和FPU）简介 213 6.2 嵌入式SoC FPGA硬件-软件开发流程 216 6.2.1 建立HPS硬件系统模型 218 6.2.2 生成Preloader镜像文件 258 6.2.3 生成设备树（Device Tree） 264 6.2.4 设备树DTB（Device Tree Blob）检查 266 第7章 基于SoC EDS的嵌入式软件设计 275 7.1 SoC EDS简介 275 7.1.1 SoC EDS嵌入式系统设计套件 275 7.1.2 SoC EDS安装 279 7.2 DS-5设计输入 286 7.2.1 创建C/C++工程 286 7.2.2 创建Makefile项目 288 7.2.3 导入工程 289 7.2.4 创建源文件 290 7.3 设计项目的编译 292 7.3.1 ARM编译器和GNU编译器简介 292 7.3.2 DS-5编译器及其选项设置 295 7.4 设计项目的调试 297 7.4.1 调试配置（Debug Configuration） 297 7.4.2