第九章 基本逻辑门电路-lm2.ppt

第九章逻辑门电路 什么构成了这些逻辑原件？ 一、二极管与门和或门电路 1．与门电路 基本逻辑门电路 输 入 输出 VA（V） VB（V） VL（V） 0V 0V 5V 5V 0V 5V 0V 5V 0V 0V 0V 5V 0 1 0 1 B L A 0 0 1 1 输 入 0 0 0 1 输出 与逻辑真值表 与门在电路中的波形图 0 1 0 1 B L A 0 0 1 1 输 入 0 0 0 1 输出 与逻辑真值表 2．或门电路 输 入 输出 VA（V） VB（V） VL（V） 0V 0V 5V 5V 0V 5V 0V 5V 0V 5V 5V 5V 0 1 0 1 B L A 0 0 1 1 输 入 0 1 1 1 输出 或逻辑真值表 二、三极管非门电路 输 入 输 出 VA（V） VL（V） 0V 5V 5V 0V L A 0 1 输 入 1 0 输 出 非逻辑真值表 与非门的复合 三、复合门电路 TTL逻辑门电路 一、TTL与非门的基本结构及工作原理 1．TTL与非门的基本结构 TTL与非门电路的基本结构 2．TTL与非门的逻辑关系 （1）输入全为高电平3.6V时。 T2、T3饱和导通， 实现了与非门的逻 辑功能之一： 输入全为高电平时， 输出为低电平。 由于T2饱和导通，VC2=1V。 T4和二极管D都截止。 由于T3饱和导通，输出电压为： VO=VCES3≈0.3V 该发射结导通，VB1=1V。T2、T3都截止。 （2）输入有低电平0.3V 时。 实现了与非门的逻辑 功能的另一方面： 输入有低电平时， 输出为高电平。 忽略流过RC2的电流，VB4≈VCC=5V 。 由于T4和D导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6（V） 综合上述两种情况，该电路满足与非的逻辑功能，即： TTL与非门传输延迟时间tpd 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd： 三、TTL与非门的电压传输特性及抗干扰能力 1．电压传输特性曲线： Vo=f（Vi） A B C D E 截止区 线性区 过渡区 饱和区 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。 2．几个重要参数 A B C D E 截止区 线性区 过渡区 饱和区 （3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。只要ViVOFF，V0就是高电平，即允许输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。一般产品规定VIL（max）=0.8V合格。 （4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。一般产品规定VIH（min）=2V。 （5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：Vth≈VOFF≈VON 即Vi＜Vth，与非门关门，输出高电平； Vi＞Vth，与非门开门，输出低电平。 Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V TTL门电路的输出高低电平不是一个值，而是一个范围。 3．抗干扰能力 输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。 五、TTL与非门举例——74LS00 74LS00是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门（OC门）。