ASIC集成电路的可测性设计与技术实现.PDF

第 36 卷 　第 4 期 计 算 机 科 学 Vol . 36 No . 4 2009 年 4 月 Co mp ut er Science Ap r . 2009 ASIC 集成电路的可测性设计与技术实现 韩 　威 　江 　川 ( 中国船舶重工集团第 709 研究所 　武汉 430074) 　 摘 　要 　A SIC 集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境 ,针对不同特性的电路提出了 内部逻辑扫描 、存储器内建自测试 、边界扫描链插入以及 A TP G 自动测试向量生成的解决方案与技术方法 ,实现了 SOC 设计开发中逻辑与成片电路的主动侦测与跟踪寻径 ,经实践证明这些方法大大提高了复杂 SOC 研制的成功率 。 关键词 　SOC 测试 ,可测性设计 ,主动测试技术 ,故障模型 ,测试向量自动生成 中图法分类号 　TN407 　　　文献标识码 　A 　 Design f or Testabil ity and Implement Technology in ASIC Design HAN Wei 　J IAN G Chuan ( Microelect ronic Cent er ,CSIC Wuhan Digit al Engineering In stit ut e ,Wuhan 430074 ,China) 　 Abstract 　The hidden logic flaw and circuit fault are mo st difficult sit uation in imp lement ation of A SIC. A comp rehen sive D F T t echnique can implement active det ection and p at h t racing in SOC circuit ,accor ding to variou s circuit s charac t eri stic. The t echnique includes in side logic scan ,memory builtin self t est ,boundary scan chain in sertion and A TP G. It i s p roved by p ractice t hat t he met ho d mentioned above i s able to increa se t he successful p robabilit y of developing a com plex SOC design enormou sly . Keywords 　SOC t est ,D F T (Design For Test abilit y) ,Active t est t echnique , Fault p att ern ,A TP G ( Automatic Test Pa tt ern Generation) 　 　　随着当前应用需求的不断增加 ,集成电路芯片的规模也 都是通过对芯片模型或电路加入输入信号 ,通过观察 、分析输 在不断扩大 。内含 :高性能处理器 、协处理器 、D SP 、多重总线 出的响应结果来判断、检验芯片功能与特性的正确性 。但不 构架 、嵌入式软件 、多功能 IP 核 、大容量存储器以及各种通信 同的是验证的目标是保证设计过程中芯片功能的正确性 ,而 接口部件的 SOC 芯片已广泛地出现在电子产品的各个领域 , 测试的目的是保证生产过程与工艺结果的正确