C8051单片机基础第四章输入输出端口课件.ppt

C8051F系列SOC单片机原理及应用 主讲：吴国东 C8051F020/1/2/3 MCU是高集成度的混合信号片上系统，有按8位端口组织的64个数字I/O引脚(C8051F020/2)或32个数字I/O引脚(C8051F021/3)。低端口(P0、P1、P2 和P3)既可以按位寻址也可以按字节寻址。高端口(P4、P5、P6 和P7)只能按字节寻址。所有引脚都耐5V 电压，都可以被配置为漏极开路或推挽输出方式和弱上拉。 C8051F020/1/2/3器件有大量的数字资源需要通过4个低端I/O端口P0、P1、P2和P3才能使用。P0-P3的每个引脚可定义为通用的端口I/O（GPIO）引脚，又可以分配给一个数字外设或功能（例如：UART0 或/INT1）。系统设计者控制数字功能的引脚分配，只受可用引脚数的限制。这种资源分配的灵活性是通过使用优先权交叉开关译码器实现的。 注意:不管引脚被分配给一个数字外设或是作为通用I/O，总是可以通过读相应的数据寄存器得到端口I/O引脚的状态。端口1的引脚可以用做ADC1的模拟输入。 在执行目标地址为片外XRAM 的MOVX 指令时，外部存储器接口可以在低端口或高端口有效。 高端口（存在于C8051F020/2 中）按字节访问。 4.1 端口0-3和优先权交叉开关译码器 优先权交叉开关译码器，或称为“交叉开关”，按优先权顺序将端口0-3的引脚分配给器件上的数字外设（UART、SMBus、PCA、定时器等）。端口引脚的分配顺序是从P0.0 开始，可以一直分配到P3.7。UART0具有最高优先权，而CNVSTR具有最低优先权。 1) 交叉开关引脚分配 当交叉开关配置寄存器XBR0、XBR1 和XBR2 中外设的对应使能位被设置为逻辑‘1’时，交叉开关将端口引脚分配给外设。 例如，如果UART0EN位（XBR0.2）被设置为逻辑‘1’，则TX0 和RX0 引脚将分别被分配到P0.0 和P0.1。因为UART0有最高优先权，所以当UART0EN 位被设置为逻辑‘1’时其引脚将总是被分配到P0.0 和P0.1。 1) 交叉开关引脚分配 注意： 当选择了串行通信外设（即SMBus、SPI或UART）时，交叉开关将为所有相关功能分配引脚。 例如，不能为UART0功能只分配TX0 引脚而不分配RX0引脚。被使能的外设的每种组合导致唯一的器件引脚分配。 2) 配置端口引脚的输出方式 在XBARE（XBR2.6）被设置为逻辑‘1’之前，端口0-3的输出驱动器保持禁止状态。每个端口引脚的输出方式都可被配置为漏极开路或推挽方式，缺省状态为漏极开路。 2) 配置端口引脚的输出方式 在推挽方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑‘1’将使端口引脚被驱动到VDD。在漏极开路方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑‘1’将使端口引脚处于高阻状态。 2) 配置端口引脚的输出方式 当系统中不同器件的端口引脚有共享连接，即多个输出连接到同一个物理线时（例如SMBus连接中的SDA信号），使用漏极开路方式可以防止不同器件之间的争用。 端口0-3引脚的输出方式由PnMDOUT 寄存器中的对应位决定。 2) 配置端口引脚的输出方式 例如，P3MDOUT.7 为逻辑‘1’时将P3.7 配置为推挽方式；P3MDOUT.7为逻辑‘0’时将P3.7 配置为漏极开路方式。所有端口引脚的缺省方式均为漏极开路。不管交叉开关是否将端口引脚分配给某个数字外设，端口引脚的输出方式都受PnMDOUT寄存器控制。 2) 配置端口引脚的输出方式 例外情况： 连接到SDA、SCL、RX0（如果UART0 工作于方式0）、RX1（如果UART1工作于方式0）的端口引脚总是被配置为漏极开路输出，而与PnMDOUT寄存器中的对应位的设置值无关。 3) 配置端口引脚为数字输入 通过设置输出方式为“漏极开路”并向端口数据寄存器中的相应位写‘1’将端口引脚配置为数字输入。 例如，设置P3MDOUT.7 为逻辑‘0’并设置P3.7 为逻辑‘1’即可将P3.7 配置为数字输入。 4) 外部中断（IE6 和IE7） 除了外部中断/INT0和/INT1之外，P3.6和P3.7可被配置为边沿触发的中断源，用IE6CF（P3IF.2）和IE7CF（P3IF.3）位可以将这两个中断源配置为下降沿或上升沿触发。 当检测到P3.6或P3.7