微型计算机原理与接口技术第5章详解.ppt

存储器 第五章 主存储器及其分类 主存储器（简称主存，又叫内存）是计算机中的重要组成部分，CPU工作时所执行的指令及操作数都是从主存中取出的，处理后的结果仍然存放到主存中去。一个主频高、功能强的CPU，应当有一个存取速度快、容量大的主存系统相搭配，否则CPU的性能使得不到发挥，甚至受到限制。 半 导 体 存 储 器 的 分 类 随机存取存储器 双极性半导体RAM 动态金属氧化物（MOS)RAM 读写存储器 掩膜式ROM 可编程ROM(PROM,Programmable ROM) 可擦除的PROM（EPROM，Erasable Programmable ROM） 电可擦除的PROM（E2PROM，Electrically Erasable Programmable ROM） 5.2 随机存取存储器RAM一、静态RAM 静态RAM（SRAM）由6个MOS管子组成的。 SRAM是用一个触发器电路（6管）作为一个 bit的基本存储单元，每个触发器能置位存储1，或复位存储 0。1KB容量的静态 RAM，就有1024 X 6个三极管。 SRAM缺点：用管子多、功耗比较大。 SRAM的主要优点是不需要进行刷新，因此简化了外部电路。 随 机 存 取 存 储 器 静态RAM（SRAM) 基本的存储电路 典型的静态RAM芯片 6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。 存储器组成 存储器通常由存储矩阵、地址译码、控制逻辑和三态数据缓冲器组成。 存储体是整个存储器中存放信息的实体。存储体被划分成许多单元，这些单元称为存储单元，每个存储单元一般是8位，可存放一个字节。为了使CPU能按指定的存储单元进行存取，就必须给每个存储单元编号，这个编号就称为存储单元的地址。地址与存储单元一一对应，每一个地址都规定了一个唯一的存储单元。要访问某一单元（读出或写入），就应该给出这个单元的地址。地址编号从0开始，存储容量为n个单元的存储体地址编号为0～（n-l）。 地址译码器 为了从数量众多的存储单元中选取某一个存储单元，首先CPU要把地址信息送到地址总线上，然后地址译码器对地址总线上的信息进行译码，随后在读、写控制信号和芯片选择信号的配合下，对相应的存储单元进行读出和写入操作。 控制逻辑和三态数据缓冲器 控制逻辑接受CPU读、写控制信号RD、WR和芯片选择信号CS对存储器实施控制，当CS信号有效时，允许对该存储器芯片进行读、写操作。此时若读信号有效，则被寻址的存储单元的信息通过三态数据缓冲器读到数据总线上；若写信号有效，则数据总线上的信息存入相应的内存单元。当CS信号无效时，则三态数据缓冲器处于高阻状态（开路状态、浮空状态），存储器芯片与数据总线脱开。 二、动态RAM 动态RAM（DRAM）的基本电路实际上只有一个管子和一个电容，在这样的基本存储电路中，存放的信息是1还是0取决于电容中是否储存有电荷，即电容两端是否有电压。 由于电容有放电和漏电现象，因此如不采取措施，存储的信息经过一段时间后，就会消失，所以必须另外设计一种电路，每隔一定时间（一般为2ms），使电容上泄放的电荷得到补充，这叫做内存刷新。 单管动态RAM基本存储电路 随 机 存 取 存 储 器 动态RAM（DRAM) 64K位动态RAM存储器 芯片2164A的容量为64K×1位，即片内共有64K（65536）个地址单元， 每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。 芯片的地址引线只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号变低 （Row Address Strobe），把先出现的8位地址，送至行地址锁存器；由随后出现的列地址选通信号 （Column Address Strobe）把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新（刷新时地址计数，实现一行行刷新）。 随 机 存 取 存 储 器 64K存储体由4个128×128的存储矩阵构成。每个128×128的存储矩阵，有7条行地址和7条列地址线进行选择。7条行地址经过译码产生128条选择线，分别选择128行；7条列地址线经过译码也产生128条选择线，分别选择128列。 随 机 存 取 存 储 器 锁存在行地址锁存器中的7位行地址RA6～RA0同时加到4个存储矩阵上，在每个矩阵中都选中一行，则共有512个存储电路被选中，它们存放的信息被选通至512个读出放大器，经过鉴别、锁存和重写。锁存在列地址锁存器中的7位列地址CA6～CA0（地址总线上