chapter6时序逻辑电路课件.ppt

②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160 （同步十进制加法计数器） 接成二十九进制 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 例：用74160接成二十九进制000000010001000000101000 ??? ??? ??????000000000000100100011001??? ??? ?????? 例 用74LS90实现模7计数器。 解：因为74LS90有异步清0和异步置9功能，并有8421BCD码和5421BCD码两种接法，因此可以用四种方案设计。 ⑴、异步清0法。计数范围是 0~6，计到7时异步清0。 ① 8421 BCD码接法的态序表如下表所示。计数器输出QD、QC、QB、QA 的有效状态为0000~0110，计到0111时异步清0，译码状态为0111，利用部分译码设计译码门，故R01R02=QCQBQA，即当QC、QB、QA全为高时R01R02=1，使计数器复位到全0状态。 ②5421 BCD码接法的态序表如下表所示。 计数器输出QA、QD、QC、QB 的有效状态为 0000~1001，计到 1010 时异步清0，译码门逻辑方程为R01R02=QCQA。 从波形图中可看出，在过渡态 0111 和 1010 中，输出端都有“毛刺”，这是异步清0产生的。 ⑵、反馈置 9 法。 以9为起始状态，按9、0、1、2、3、4、5 顺序计数，计到 6 时异步置 9。 ①8421 BCD码接法。 ②5421 BCD码接法。 例 试用74LS90实现模 54 计数器。 解：因一片74LS90的最大计数值为10，故实现模54计数器需要用两片74LS90。 ① 大模分解法。 可将M分解为 54=9×6，用两片74LS90分别组成8421BCD码模 6、模 9 计数器，然后级联组成 M=54 计数器。图中，模 6 计数器的进位信号应从QC输出。 ② 整体清 0 法。 先将两片74LS90用8421BCD码接法构成模100计数器，然后加译码反馈电路构成模54计数器。 例 试用 74161 实现模 60 计数器。 (a) 大模分解法； (b) 整体置 0 法； (c) OC整体置数法 OC整体置数法逻辑图，计数范围为 196~255，计到 255(OC=1)时使两片LD均为 0，下一个CP来到时置数，预置输入=256-M=196, 故D′C′B′A′DCBA=(196)10=2。 6.4 时序逻辑电路的设计方法 6.4.1 同步时序逻辑电路的设计方法 设计的一般步骤： 1、建立原始状态图和状态表 根据设计命题要求初步画出的状态图和状态表，称为原始状态图和原始状态表，它们可能包含多余状态。从文字描述的命题到原始状态图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。画原始状态图、列原始状态表一般按下列步骤进行： ① 分析题意，确定输入、输出变量。 ② 设置状态。首先确定有多少种信息需要记忆，然后对每一种需要记忆的信息设置一个状态并用字母表示。 ③ 确定状态之间的转换关系，画出原始状态图，列出原始状态表。 2、状态化简 在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，但状态数目的多少将直接影响到所需触发器的个数。对于具有M个状态的时序电路来说， 所需触发器的个数n由下式决定： 状态简化的目的就是消去多余状态，以得到最简状态图和最简状态表。 状态化简的依据是状态等价。 所谓状态等价如下： 设Si和Sj是原始状态表中的两个状态，若分别以Si和Sj为初始状态，加入任意的输入序列，电路均产生相同的输出序列， 则称Si和Sj是等价状态或等价状态对，凡是相互等价的状态都可以合并成一个状态。 在状态表中判断两个状态是否等价的具体条件如下： 第一，在相同的输入条件下都有相同的输出。 第二，在相同的输入条件下次态也等价。 这可能有三种情况： ① 次态相同;② 次态交错; ③ 次态互为隐含条件。 3、状态分配（编码） 1） 确定触发器数目。 2