dsp第二章结构课件.ppt

第二章 内部结构及外部引脚 §2-1 总线结构 x24x系列DSP控制器的核心是C2XXDSP核 C2xx核包括6组独立的16位内部程序和数据总线: PAB： 程序地址总线 DRAB：数据读地址总线 DWAB：数据写地址总线 PRDB：程序读总线 DRDB：数据读总线 DWEB：数据写总线 总线结构 总线结构 总线结构 总线结构 总线结构 总线结构 为了实现对大量外设的支持，x24x的内核中还具有独立的外设总线。 该外设总线通过系统模块实现了与内部数据总线的接口，使得挂在该总线上的片内外设的内部寄存器可映射到片内数据存储空间中。 因此，任何访问内部数据存储空间的指令都可以对外设寄存器进行操作。 §2-2 中央处理单元（CPU） 组成： 输入定标单元 乘单元 中央算术逻辑单元（CALU） 辅助寄存器算术单元（ARAU） 一．输入定标单元 输入数据定标移位器主要功能： 对来自数据或程序存储器的16位数值进行调整， 然后送至32位的中央算术逻辑单元(CALU)。 所有输入(CALU)的数据都要通过输入移位器。 一．输入定标单元 一．输入定标单元 一．输入定标单元 一．输入定标单元 例： 二、乘积单元 DSP内核中的16位×16位乘法单元，在单机器周期内产生带符号或无符号的32位乘积。 二、乘积单元 二、乘积单元 二、乘积单元 二、乘积单元 2、乘积定标移位器 移位： 乘积移位器共有4种乘积移位方式，由ST1 中的PM位决定。 三、中央算术逻辑单元 x24x系列DSP控制器的中央算术逻辑单元的结构 1、中央算术逻辑单元(CALU) 1、中央算术逻辑单元(CALU) 2、累加器 2、累加器 与累加器操作有关的状态位： 进位位(C)， 状态寄存器(ST1)的第9位： 与累加器相关的加、减运算影响C位， * 当加法运算的结果未产生进位时 或减法运算的结果产生借位时，C=0； * 当加法运算的结果产生进位时 或减法运算的结果未产生借位时，C＝1。 溢出方式位(OVM)，状态寄存器(ST0)的第11位： （需设置） 决定了累加器如何反映算术运算的溢出。 当OVM＝1且为 正方向溢出时，累加器被填充为最大正数(7FFF FFFFh)， 负方向溢出时，累加器被填充为最大负数)： 当OVM = 0时，累加器对数据溢出不进行使任何特殊处理。 2、累加器 溢出标志位(OV)，状态寄存器(ST0)的第12位。 当累加器运算没有溢出时：OV＝0； 有溢出时：OV = 1。 测试／控制标志位(TC)，状态寄存器(ST1)的第11位： 当利用中央算术逻辑单元执行位测试运算时， 根据被测试位的值，TC位置0或1； 当使用NORM指令时，若累加器的两个最高有效位的“异或”为真，则TC也被置为1。 3、输出数据定标移位器 四、辅助寄存器算术单元(ARAU) 特点： 完全独立于中央算术逻辑单元（CALU）； 在8个辅助寄存器(AR7—AR0)上执行以寻址为主要任务的无符号16位算术运算，这种运算可与CALU中进行的运算并行执行； 8个辅助寄存器(AR7一AR0)提供了灵活而强大的间接寻址能力；可访问64k字的数据存储空间中的任意存储单元； 选择辅助寄存器：向寄存器辅助寄存器指针(ARP) ((ST0)中的3位)写入0—7范围内的数值。 由ARP所指定的辅助寄存器被称作当前辅助寄存器或当前AR。 辅助寄存器指针(ARP)的装载方式： 用MAR指令，例：MAR *, AR1 用LST指令，装载ST0, 其他支持间接寻址的指令， 例：ADD *+, AR2 利用辅助寄存器的操作： 由ARP所指定的AR作为当前AR。 在指令执行过程中，当前AR的内容是存放将被访问的数据存储器的地址。 当指令使用完AR的数值，当前AR的内容可被ARAU增加或减少。 ARAU的功能： 通过执行任何一条支持间指的指令，将AR的值增1或减1，或增加、减少一个变址值； 例：MPY *+ 将一个常数加至AR，或从AR减去一个常数 例： ADRK #80H SBRK #80H 比较AR0和当前AR的内容，然后将比较结果放至ST1中的TC位 例：CMPR CM （CM