EDA实验指导书(含目录)QuatursV1.0版课件.doc

目 录 第一部分 ZY11203E实验系统简介 1 一、ZY11203E实验系统主板组成 1 二、ZY11203E实验系统各功能模块介绍 1 三、实验箱配置说明 15 四、部分选配的适配板与扩展板功能介绍及使用说明 15 五、主板系统I/O分布 19 六、 实验注意事项 25 第二部分 实验部分 27 第一章 原理图输入设计方法（组合逻辑） 27 实验一 EDA软件的熟悉与使用 27 实验二 1位全加器的设计 27 实验三 基本门电路系列 29 实验四 编码器系列 31 实验五 译码器系列 33 实验六 数据比较器系列 38 实验七 数据选择器系列 41 实验八 奇偶校验器系列 43 实验九 七人表决器（组合逻辑应用） 45 第二章 原理图输入设计方法（时序逻辑） 47 实验十 2位十进制数字频率计 47 实验十一 基本触发器系列 50 实验十二 数码管显示控制系列 51 实验十三 计数器系列 54 实验十四 寄存器与锁存器系列 56 实验十五 序列信号发生器（时序逻辑应用） 57 实验十六 基于LPM_ROM的九九乘法器 59 第三章 VHDL输入设计方法（初级篇） 61 实验十七 VHDL硬件描述语言入门 61 实验十八 逻辑门系列 62 实验十九 基本组合逻辑电路的VHDL模型 69 实验二十基本时序逻辑电路的VHDL模型 76 第四章 有限状态机（中级篇） 95 实验二十一 Moore型有限状态机的设计 95 实验二十二 Melay型有限状态机的设计 98 第五章 综合实验（提高篇） 101 实验二十三 8位硬件加法器 101 实验二十四 8位硬件乘法器 103 实验二十五 数字钟 105 实验二十六 频率计 107 实验二十七 “梁祝”乐曲演奏电路设计 109 实验二十八 D/A接口电路与波形发生器设计 111 实验二十九 高速A/D采样控制器设计 113 实验三十ROM设计 116 实验三十一 RAM设计 118 实验三十二 FIFO设计 120 实验三十三 键盘控制电路设计 125 实验三十四 带RC的TTL环形振荡器 128 实验三十五 8人抢答器 130 第六章 扩展实验（高级篇） 132 实验三十六 交通灯实验 132 实验三十七 点阵显示实验 134 实验三十八 PS2键盘接口逻辑设计 137 实验三十九 VGA显示器控制器设计 139 实验四十RS232通信方式控制电子琴 142 实验四十一 PC机、单片机、CPLD/FPGA双向通信 144 实验四十二 液晶显示控制器 146 实验四十三 电子密码锁实验 149 实验四十四 数字信号单元 151 实验四十五 码形变换 154 实验四十六 数字直接频率合成 157 实验四十七 数字调制解调 161 实验四十八 数字锁相环及位同步提取 167 实验四十九 QPSK调制解调 172 实验五十 解扰码实验 177 实验五十一 帧同步信号提取单元 179 实验五十二 高速数字相关器设计 183 实验五十三 时分复用 186 实验五十四 差错校验 192 实验五十五 语音录放实验 198 实验五十六 SPI数据传输语音录放实验 200 第七章 适配板实验（高级篇） 204 实验五十七 基于EPM240的全加器实验 204 实验五十八 基于EPM240的反相器实验 206 实验五十九 基于EPM240的数码管显示控制 208 第一部分 ZY11203E实验系统简介 一、ZY11203E实验系统主板组成 通用编程模块 液晶显示模块 数码管显示模块 A/D、D/A转换模块 LED显示模块 数字可调信号源 滤波模块 信号调节模块 逻辑笔模块 配置模块 模式选择模块 模拟信号源 4×4键盘模块 开关按键模块 电源模块 分立元件模块 喇叭模块 I/O口插孔 核心芯片A 适配板B插座 扩展板C插座 40PIN插座1、通用编程模块 该模块为CPLD/FPGA器件的通用下载电路模块，可以对ALTERA、LATTICE、XILINX等国际著名的PLD公司几乎所有isp或现场配置的CPLD/FPGA进行编程下载，且能自动识别。选择不同的跳线XK1（5V）、XK2（3.3V）、XK3(2.5V)或XK4(1.8V)，可以对不同芯核电压的CPLD/FPGA器件进行在系统编程和配置。 连线/下载方法：将25针下载电缆线一端插入LPT1（打印机口即并行口），另一端连接到通用编程模块的DB25接口，再用十针连接线一头插入通用编程模块的JTAG下载接口处，另一头连接到下载目标芯片的下载接口或配置芯片的配置接口处，然后通过PC机软件进行下载或配置。 针对实验箱可以自行开发适配板，其目标芯片下载接口遵守如下定义： 1 2 3 4 5 6 7 8 9 10