数字逻辑第一次试验详解.docx

《数字逻辑》 试验报告 班 级 网络工程 142 班 学 号 149074318 姓 名 张 瑞 指导教师 陆 勤 实验一 3-8 译码器设计 实验目的： 1.通过一个简单的 3-8 译码器的设计，让学生掌握用原理图描述组合逻辑电路的设计方法。 2.掌握组合逻辑电路的软件仿真方法。 3.初步了解可编程期间设计的全过程。 二、实验内容： 软件仿真模拟一个 3-8 译码器的工作原理。 三、实验步骤： 1.设计 3-8 译码器的真值表，假定高电平有效，低电平无效。 真值表如下： A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1  2.由真值表，可得下列逻辑函数表达式。 Y0=A? B? C? Y1=A? B? C Y2=A? BC? Y3=A? BC Y4=AB? C? Y5=AB? C Y6=ABC? Y7=ABC 3.利用 MAX+Plus II 进行仿真 (1)根据逻辑函数表达式正确输入原理电路图，并将输入端和输出端重命名，如下： (2)保存好电路图，设置为当前文件 (3)对原理图进行编译，如下： (4)进入波形输入窗口，将输入输出管脚导入 (5)对电路输入端口添加激励波形，保存激励信号编辑结果 (6)进行电路仿真 仿真结果如下： 从上图可以看出，所设计的 3-8 译码器顺利通过了仿真，设 计正确。 四、实验总结 熟练应用仿真软件对数字逻辑的学习有很大的帮助，可以使我们对于各种编码器、译码器有很好的认识。 在仿真软件的使用过程中，当打开了几个项目文件时，一定要将当前编辑的文件设置为当前文件，这个步骤非常重要。否则会出错。 实验二 一位全加器设计 一、实验目的： 1.通过一个简单的一位全加器的设计，让学生掌握用原理图 描述组合逻辑电路的设计方法。 2.初步了解可编程期间设计的全过程。 二、实验目的 设计并实现一个一位全加器 三、实验原理 1.列出真值表、写出逻辑函数表达式真值表如下： Ci-1 Ai Bi Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1  逻辑函数表达式如下： Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+aCi-1 (a=Ai⊕Bi) 2.画出实验原理图 四、实验结果 利用软件仿真结果如下： 经过分析，结果与设计需求吻合 五、实验总结 一位全加器是比较常用的组合逻辑器件，通过对该器件的设计，分析，仿真，帮助我们更好的理解和应用这种方法到其他器件的设计中。 实验三 数字显示译码器 一、 实验目的 1.掌握基本门电路的应用，了解用简单门电路实现控制逻辑 2.掌握译码电路的设计方法 二、 实验内容 设计一位 8421BCD 转换为七段数字显示代码的译码器三、 实验原理 1.列出真值表、写出逻辑函数表达式 (N)10 A3 A2 A1 A0 a b c d e f g 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 2 0 0 1 0 0 0 1 0 0 1 0 3 0 0 1 1 0 0 0 0 1 1 0 4 0 1 0 0 1 0 0 1 1 0 0 5 0 1