Quartus2原理图输入法.doc

Quartus2原理图输入法（上机实训） 一、实验目的 1．熟悉Quartus2的使用方法。 2．熟悉Quartus2原理图输入法的全过程。 二 、实验设备： 计算机 QuartusⅡ软件 三、实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 半加器的设计： 半加器表达式：进位：co=a and b 和：so=a xnor ( not b ) 半加器原理图如下： 全加器的设计: 全加器原理图如下： 四、实验内容 1．用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 2．用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能。 3．用D触发器设计一个四位可以自启动的环形计数器，仿真验证其功能。 五、实验步骤参考 1、设计思路和过程 半加器的设计：通过对半加器的逻辑功能的分析可以知道，半加器完成2进制加法并有进位功能，因此使用与门和异或门即可完成逻辑功能。 打开 Quartus2并创建工程文件后，添加与门和异或门，2个输入端，2个输出端，并连线，即完成半加器的电路设计。 全加器的设计：通过对全加器的逻辑功能的分析可以知道，全加器完成带有后位进位的2进制加法并向前进位，因此用（1）中的2个半加器和一个或门就可以完成该逻辑功能。即完成3个2进制数的相加，一个半加器的其中一个输入端借另一个的S输出端，该半加器的S输出端即为全加器的S输出端。2个半加器的CO进位端进行或运算后的输出即为全加器的CO输出。 环形计数器的设计：通过对环形计数器的逻辑功能的分析可以知道，该环形计数器完成4位循环计数，并可以自启动。因此需要4个D触发器，4个D触发器依次想连并且第一第二第三个D触发器的输出进行或非运算后接入第一个D触发器的输入端，即可完成自启动的计数功能，CP时钟脉冲接入每个触发器即完成电路设计。 2、实验原理图 半加器原理图 全加器原理图 环形计数器原理图 3、 仿真波形图 半加器仿真波形 全加器仿真波形 环形计数器仿真波形 六、仿真波形分析 1、半加器仿真波形分析： 当半加器的2个输入端都输入0时，即P=Q=0时，S=0，进位端CO=0. 当半加器2个输入端有一个为1时。即P=1,Q=0 或P=0,Q=1时，S=1，进位端CO=0. 当半加器2个输入端都为1时，即P=Q=1时，S=0，进位端进位，CO=1. 2、全加器仿真波形分析： 当全加器2个输入端都为0时，即A=B=0时，若低位进位输入CI=0，则S=0，进位输出端CP=0。若低位进位输入CI=1，则S=1，进位输出端CP=0. 当全加器2个输入端有一个为1时，即A =0，B=1或A=1B=0时，若低位进位输入CI=0，则S=1，进位输出端CP=0。若低位进位输入CI=1，则S=0，进位输出端CP=1. 当全加器2个输入端都为1时，即A=B=时，若低位进位输入CI=0，则S=0，进位输出端CP=1。若低位进位输入CI=1，则S=1，进位输出端CP=1. 3、环形计数器仿真波形分析： 当输入时钟脉冲信号发生变化时，4个输入端依次输出高电平，并在一轮完成后重新开始。 5、仿真波形图中的毛刺现象是由于什么原因造成的？ 答：是由于冒险造成的。 4