5存储器扩展.ppt

全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。 存储器 芯片 译 码 器 低位地址 全部高位地址 全部地址 片选信号 A0 Ax 存储器 芯片 优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。 … … 全地址译码例 6264芯片的地址范围： A19~A13 A12~A0 A19~A13 A12~A0 111100000……0 ~ 111100011……1 = F0000 H ~ F1FFF H A19 A18 A17 A16 A15 A14 A13 ≥1 A12 ～ A0 D7 ～ D0 高位地址线全部参加译码 6264 A12~A0 D7~D0 0 1 1 1 1 1 0 0 0 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中的存储器芯片占有几组不同的地址范围。 存储器 芯片 译 码 器 低位地址 部分高位地址 全部地址 片选信号 A0 Ax 存储器 芯片 部分译码较全译码简单，但存在地址重叠区。 … … 部分地址译码例 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH A18不参与译码（ A18=1/0=x） A19 A17 A16 A15 A14 A13 ≥1 到6264 CS1 0 0 0 1 1 1 1 0 A19A18 A17~A13 A12~A0 1 1/0 1 1 0 0 0 0 ~ 0 1 ~ 1 = F0000H~F1FFFH 或 B0000H~B1FFFH 此例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。 使用译码器的应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。 选择使用74LS138译码器构成译码电路 Y0 G1 Y1 G2A Y2 G2B Y3 Y4 A Y5 B Y6 C Y7 片选信号输出 译码允许信号 地址信号 （接到不同的存储体上） 74LS138逻辑图： 74LS138的真值表（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C) 1 1 1 1 1 1 1 1 X X X 其 他 值 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C B A G1 G2A G2B 应用举例(续): D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 G1 G2A G2B C B A A19 A14 A13 A17 A16 A15 +5V Y0 下图中A18不参与译码，故6264的地址范围为： =38000H~39FFFH或78000H~79FFFH 6264 138 CPU系统 1 0 0 0 0 0 1 1 1 0/1 1/0 0 Y7 ? ? ? 可接其它 存储芯片 A19A18 A17~A13 A12~A0 0 0/1 1 1 1 0 0 0 ~ 0 1 ~ 1 线选地址译码 高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。 存储器 芯片 低位地址 高位地址 全部地址 片选信号 A0 Ax 存储器 芯片 也会造成地址重叠，且各芯片地址不连续。 … … 数据线的连接：系统的存储器系统，每个存储器单元的位数为8位，而存储器芯片每个存储单