28335的I2C数据手册翻译.pdf

说明：本翻译仅作为参考，有些部分的翻译可能有疏漏、不够准 确甚至错误，如有疑惑，请以英文版本为准。 28335之I2C模块 版本：V1.00 1 I2C 模块介绍 I2C模块支持任何从机或者主机正常工作。下图位两线的I2C上多机通信结 构图。 I2C多机通信结构图 1.1 I2C 模块特征 28335 I2C模块具有以下特征： ● 完全符合飞利浦半导体公司的I2C总线通讯协议。 — 支持8位数据传输格式 — 7位或10位地址模式 — 广播呼叫 — 起始信号字节模式 — 支持多重主机发送和从机接收 — 支持多重主机接收和从机发送 — 结合了主机发送/接收和接收/发送模式 — 数据传输速率从10kbps到400kbps （最高速率） ● 一个16级的发送FIFO和一个16级的接收FIFO。 ● 以下任一事件都可以触发中断：数据发送准备就绪，数据接收准备就绪，寄 存器存取准备就绪，接收到无应答信号，总线仲裁未得到控制权，检查到总 线有停止信号，作为从机寻址。 ● 在FIFO模式下有一个额外的事件可以触发中断。 ● 模块功能使能/屏蔽。 ● 全数据格式。 1.2 不支持的功能 I2C模块对以下功能不支持： ● 高速模式（Hs-Mode） ● CBUS兼容模式 1.3 概述 任何具有I2C通信能力、符合I2C通信协议的设备都可以接到I2C总线上， 都可以进行接收或者发送，都可以作为主机或者从机，每个设备都有一个唯一的 地址。主机产生时钟信号并且控制总线的数据传输状态，在数据传输期间，其他 所有设备被主机视为从机。I2C模块支持多机通信，多机通信状态下，连接在同 一个I2C总线上的一个或者多个设备有能力控制总线数据传输状态，即主机可以 由不同设备来担当。 I2C模块有一根数据引脚SDA和一根时钟引脚SCL用于数据通信，这两根 引脚负责传输I2C模块与其他连接在总线上I2C设备之间的数据。SDA与SCL 属于双向端口。两根引脚都要各加一个上拉电阻。总线空闲的时候两根引脚保持 高电平。两引脚内部为开漏极结构，支持线与。 28335 的I2C模块主要有以下两个模式： ● 标准模式：发送确定的n帧数据，n的值可以通过设置I2C模块的寄存器来 确定。详见下面的寄存器介绍。 ● 循环模式：循环发送数据，直到I2C模块发送一个停止信号或者一个新的起 始信号。详见下面的RM位寄存器介绍。 28335 I2C模块具有以下特点： ● 外围接口：一个数据引脚（SDA）和一个时钟引脚（SCL） ● 数据寄存器和FIFO为CPU和SDA暂时保存接收数据和发送数据 ● 控制和状态寄存器 ● 一根外围总线使能CPU存取I2C模块寄存器和FIFO ● 一个同步时钟使得I2C输入时钟与SCL上时钟同步，并且同步不同主机之间 的数据发送速率 ● 一个分频器对输入时钟分频后，提供给I2C模块 ● 在SDA与SCL引脚上都有一个噪声滤波器 ● 一个仲裁机制处理I2C模块与其他主机之间的冲突 ● 中断逻辑，因此中断事件可以向CPU发出中断请求 ● FIFO中断逻辑，因此FIFO的存取可以与数据的接收/发送同步 下图为28335I2C模块内部框图，在非FIFO模式下有四个寄存器用于数据的发 送与接收。CPU写数据到I2CDXR寄存器中发送，从I2CDRR寄存器中读取接 收数据。如果I2C配置为发送方，写到I2CDXR中的数据被复制到I2CXSR中， 由I2CXSR将每一位数据移位到引脚SDA上；如果I2C配置为接收方，移位到 I2CRSR中的数据将会复制到I2CDRR寄存器中。 I2C模块内部框图 1.4 时钟 I2C模块的时钟分频框图： I2C模块的时钟分频 28335模块使用锁相环将DSP的系统时钟频率分频后得到I2C输入时钟频 率，I2C输入时钟频率作为I2C模块的频率输入源，再由I2C模块内部分频最终 得到I2C模块的工作频率。 模块时钟频率可以由以下公式计算： I2C输入时钟频率 模块时钟频率