本科-嵌入式AM-第4章 LPC2000系列ARM硬件结构.ppt

本科-嵌入式AM-第4章 LPC2000系列ARM硬件结构.ppt

  1. 1、本文档共127页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
本科-嵌入式AM-第4章 LPC2000系列ARM硬件结构

… ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 V/VddA:当DONE位为1时,该字段包含对SEL字段选中的Ain脚的转换结果,为一个二进制数。 转换结果为0时,表示Ain引脚电平小于、等于或接近于VSSA。为0x3FF时,表示Ain引脚电平等于、大于或接近于VddA。输入电压计算公式为: Vin = 结果×(VSSA / 0x3FF) ADDR A/D转换器寄存器描述-数据寄存器 * … ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 0:这些位读出时为0。它们允许连续A/D值的累加,而不需要屏蔽处理,使得至少有256个值不会溢出到CHN字段。 ADDR A/D转换器寄存器描述-数据寄存器 * … ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 CHN:该字段包含的是LS位的转换通道。 ADDR A/D转换器寄存器描述-数据寄存器 * … ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 0:这些位读出为0。用于未来CHN字段的扩展,使之兼容更多通道的转换值。 ADDR A/D转换器寄存器描述-数据寄存器 * … ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 OVERUN:在BURST模式下,如果在转换产生最低位之前,以前转换的结果丢失或被覆盖,该位将置位。读ADDR寄存器时,该位清零。 ADDR A/D转换器寄存器描述-数据寄存器 * … ADDR A/D 转换控制电路 A/D数据寄存器 ADCR A/D控制寄存器 Fpclk AD转换时钟 VIC AIN0 AIN1 AIN7 … 位 31 30 29:27 26:24 23:16 15:6 5:0 功能 DONE OVERUN 0 CHN 0 V/VddA 0 DONE:AD转换完成标志位。当AD转换结束时该位置位。在读取ADDR或ADCR被写入时,该位清零。如果在转换过程中,设置了ADCR,那么该位将置位,并启动一次新的转换。 ADDR A/D转换器寄存器描述-数据寄存器 * ADC中断与VIC的关系 ADC中断 向量IRQ通道0 向量IRQ通道15 非向量IRQ通道 通道18 ADC VICIntSelect[18] VICIntEnable[18] IRQ FIQ VICVectAddr0 VICVectCntl0 VICVectAddr15 VICVectCntl15 VICDefVectAddr IRQ 通道 分配 ADC处于VIC的通道18,中断使能寄存器VICIntEnable用来控制VIC通道的中断使能。 * ADC中断与VIC的关系 ADC中断 向量IRQ通道0 向量IRQ通道15 非向量IRQ通道 通道18 ADC VICIntSelect[18] VICIntEnable[18] IRQ FIQ VICVectAddr0 VICVectCntl0 VICVectAddr15 VICVectCntl15 VICDefVectAddr IRQ 通道 分配 ADC处于VIC的通道18,中断使能寄存器VICIntEnable用来控制VIC通道的中断使能。 当VICIntEnable[18] = 0时,通道18中断禁止; * 向量IRQ通道0 向量IRQ通道15 非向量IRQ通道 通道0 ADC VICIntSelect[18] VICIntEnable[18] IRQ FIQ

文档评论(0)

quechui388620 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档