miniLVDS简介(中文).pdf

摘要 在平板显示领域，尤其对于液晶显示面板，分辨率越来越高的这种趋势正一步一步将常 规接口对显示面板的驱动能力推向极限。现代技术水平的显示器，其总带宽要求已经在 5 Gbps 的范围内，而且还会增加。这就必需要时序控制器和显示驱动器之间有大量的连接， 这也成为显示器面积进一步减小的瓶颈。由于这种大量的互连还会带来电磁干扰，这也是一 个问题。传统的并行CMOS 接口，虽然在过去的低分辨率显示时代表现良好，却再也不适 用于如今的显示器。 Mini-LVDS 是一种高速串行接口，应运而生。本 SPEC 就是来说明该接口的电气特性 与逻辑特性。Mini-LVDS 产生很低的电磁干扰（EMS），为显示驱动提供很高的带宽，这尤 其适合用于TFT LCD 列驱动器。 TFT 液晶面板就是像素的二维点阵，n 行×m 列。每个像素又包含三个子像素（RBG）， 在同一行紧密相连。面板的像素采用有源矩阵寻址方案写入的，即通过列驱动器将整行像素 同时更新，从第一行到最后一行顺序更新，如此反复。时序控制器必须在一个行周期（～ 10us）内为一整行像素寻找视频数据源。此视频数据包含了这三个子像素的强度信息（6bit 或8bit ）。 时序控制器从图形控制器那里获得视频数据。输入的视频数据已将控制信号格式化为规 定的视频帧信号和行信号。时序控制器从中提取视频数据并将其重新分配到列驱动器，同时 向行驱动器发出控制信号对TFT 矩阵进行寻址。 1. 概览 Mini-LVDS 是连接时序控制器与列驱动器的接口，见图1。在后续的章节中会具体描述。 注意此标准并不涉及时序控制器与行驱动器间交换的信号，或列驱动器间交换的信号（如列 驱动器要进入掉电模式可能会用到）。 2. 概述 Mini-LVDS 接口是单向性的，数据只能从时序控制芯片传到列驱动器。从拓扑结构上看， 它是双总线，每根总线分别携带着左半面板和右半面板的视频数据。相应总线分别表示为 LLV 和RLV.见图2. 从物理结构中看，在 PCB 板上每根总线包含很多对传输线，每一对传输线上携带着差 分串行视频信号和控制信号。信号对的数量主要由列驱动器半导体技术所能支持的最大频率 决定。组成 xLV （x 为R 或L ）的单独的信号对表示为 xLVi ，对一个有n+1 个数据对的 总线来说，i 从 0 到n. xLVi 的两根线是 xLViP 与xLViM ，P 与M 表示线的正负。xLViP 的电压高于xLViM 的电压时就认为是xLVi 为高电平（逻辑值为 1）. xLV 包含的各组信号对都伴随着一个时钟信号对，和数据信号一样是差分对。为了在不 增加接受器复杂度的情况下降低 EMI ，在时钟信号的上升沿和下降沿都传输信号；也就是 说，时钟频率是最大数据传输速率的一半。时钟信号对表示为xLVCLK (x 为 R 或 L) ，对 应的两条线为xLVCLKP 和 xLVCLKM ，见图3. 除了携带视频数据的差分信号对，构成mini-LVDS 的还有两个信号，TP1 与POL 。这 两种信号是由RLV 与LLV 共有的CMOS 电平信号。TP1 是本质上是一种行分隔符，由定 时控制器生成以表示每行数据传输的结束。POL 控制列驱动器输出的极性。 3. DC 电气规格 3.1 传输线阻抗 Mini-LVDS 的数据对都有两根传输线。实际在PCB 板上，这些传输线是利用带状线或 微带拓扑结构实现的。为了支持各种不同厚度的PCB 材料，时序控制器中的mini-LVDS 发 射机建议要能够驱动阻抗从25Ω 至75Ω 的传输线。为保证信号质量，实际传输线的阻抗应 在标称阻抗 （ZO ）的±5%以内。 3.2 终止 每一数据对都要以 R =2 Z 终止。见图4 T O 3.3 mini-LVDS 发射机输出电平 当正确终止时，驱动器输出会产生一个小摆幅的差分电压。该差分电压包含两个单端输 出。The single-ended outputs alternate between sourcing and sinking a constant current. 差分电压 是此恒定电流与截止电阻RT 的乘积。为了使RT 能在一个很宽的范围内变动（50