第五章 MOS基本逻辑单元电路.ppt

* 5.4.4 动态CMOS电路的级联 4. N-P逻辑解决级联问题 A Vo VDD B C ? ? 预充管 求值管 逻辑块 N A Vo VDD B C ? ? 预充管 求值管 逻辑块 P * §5.5 MOS触发器电路 * 5.3.2 CMOS门电路1. 或非门（nor?） (3)单元版图示例 * 5.3.2 CMOS门电路2. 与非门（nand?） (1)电路结构示例 VDD A B F nand4 C D F A B nand3 C VDD A B F nand2 VDD * 5.3.2 CMOS门电路2. 与非门（nand?） (2)性能分析示例 NMOS管 导通时等效NMOS管的宽长比减小 PMOS管 随着导通PMOS管个数的增加等效宽长比加大 A B F nand2 VDD 输入端数过多将严重影响tf(速度)和噪声容限 * 5.3.2 CMOS门电路2. 与非门（nand?） (3)单元版图示例 * * 5.3.2 CMOS门电路3. 与或非门（aoi） (1)示例1: aoi32 VDD A B F C E D A B C D E * * 5.3.2 CMOS门电路3. 与或非门（aoi?..?） (2)示例2: aoi221 VDD A B F D A B C E E D C * 5.3.2 CMOS门电路4.或与非门（oai?..?） (1)示例1: oai32 VDD A B F D A B C E D C E * 5.3.2 CMOS门电路4.或与非门（oai?..?） (2)示例2: oai221 VDD A C F A B E B E D D C * 5.3.2 CMOS门电路 5.异或门（xor） (1)示例1 A B F F = A+B + A·B * 5.3.2 CMOS门电路5.异或门（xor） (2)示例2、3 A VDD B F VDD VDD A B F * 5.3.2 CMOS门电路 6.异或非门（nxor） (1)示例1 A B F F= A·B·(A+B) * 5.3.2 CMOS门电路6.异或非门（nxor） (2)示例2、3 A B F VDD VDD VDD A B F * 5.3.2 CMOS门电路7.驱动三态门 F A En VDD F A En VDD VDD A F C C C C * 5.3.2 CMOS门电路8.钟控三态门 VDD A C F C A B F C C VDD A B F C C VDD 钟控或非门 钟控与非门 钟控反相器 * 5.3.2 CMOS门电路9.伪NMOS逻辑门 用一个常通PMOS代替CMOS逻辑中的P型逻辑块，简化了电路，减小了输入电容。但是，增加了静态功耗，抬高了VOL(有比电路)。 VDD F A1 A2 A3 B1 B2 N逻辑块 VDD A1 F C A2 B1 B2 D N逻辑块 * 5.3.3 习题 P164~165： 8.1 CMOS电路图 8.2、8.3 E/D NMOS计算 8.4 功能分析（三态） * §5-4动态MOS电路 * 5.4.1 动态MOS电路基本原理 MOS管的栅极存在寄生电容，而且漏电小。因此，具有一定时间的信号存储功能。为了信号不被丢失，有最低工作频率限制。 Vo Vi VDD MP MN Vi Vo VDD ML MI * 5.4.2 动态NMOS电路 1.基本单元结构—有比电路 Vi Vo VDD ? D Vi ? D Vo * 5.4.2 动态NMOS电路 2.改进的单元结构—无比电路 Vo Vi Vo VDD ?2 D ?1 Vi ?2 ?1 D * 5.4.2 动态NMOS电路 3.改进的单元结构—低功耗无比电路 Vi Vo ?2 ?1 Vi Vo ?2 D ?1 ?1 D * 5.4.2 动态NMOS门电路示例 4. 门电路示例 A Vo VDD ? D B B Vo VDD ?2 D ?1 A A Vo ?2 D ?1 ?1 D C * 5.4.2 动态NMOS门电路示例 4. 移位寄存器示例 Vi Vo ?2 D ?1 ?1 ?1 F ?2 ?2 E * 5.4.3 动态CMOS单元电路 1.基本单元结构 VDD A B F ? ? Vc VDD A B F C C * 5.4.3 动态CMOS单元电路 2.移位寄存器示例 Vi Vo VDD ? ? VDD ? ? * 5.4.3 动态CMOS单元电路 3.改进的单元结构—预充结构 VDD F A1 A2 A3 B1 B2 ? N逻辑块 预充管 若预充过程中输入都为“0”，预充结束后，输