实验三加法器实验.pdf

基于Innovator_FPGA实验板的数字电路实验指导书 云南大学信息学院/高驰科技 实验三： 加法器实验 一、实验目的 2、  掌握一位二进制全加器的基本概念、原理、功能和实现方法。  1、  掌握用一位二进制全加器级联构成多位加法器的方法。  3、  熟悉用多位加法器构成补码减法器的方法。  4 、  实验类型：验证型实验。  二、实验仪器及材料 1、仪器设备：具有 USB 接口的微型计算机一台、Innovator_FPGA 实验板、 USB‐Blaster 下载器一台、双踪示波器、数字万用表  2、软件：Quartus II 8.0 以上 EDA 开发环境 三、预习要求 1、预习教材中加法器、全加器、集成 4 位加法器部分的基本工作原理和实 现方法。  2、复习补码减法和加法之间的关系。  3、复习 Innovator_FPGA 实验板各部分的名称及功能。  4 、复习 Quartus II 的基本开发步骤。 四、实验内容及步骤 实验前先检查 Innovator_FPGA 实验板是否完整，是否有器件损坏，脱落。 上电前应该保证没有任何金属碎屑或其它可导电物品接触到实验板。  1、 一位二进制全加器 （1）使用Quartus II 新建工程向导创建新工程  从开始菜单启动 Quartus II 软件。  选择 File 菜单下的 New Project Wizard...功能，弹出新建工程向 导窗口。单击Next，开始配置新建的工程。  在“路径、名称和顶层设计输入窗口”中输入新建工程的路径，名 称和顶层设计实体名称。配置完成后，单击 Next，进入下一步。注 意：由于每个工程中可能含有多个设计文件，且 Quartus II 会为工程 自动添加大量文件，因此强烈建议为每个工程新建一个单独的文件 夹。  新建工程第二页是向工程中添加已有的设计文件，如下图所示。对 于新建立的工程，这一步可以不添加任何文件。单击 Next，进入下 1    基于Innovator_FPGA实验板的数字电路实验指导书 云南大学信息学院/高驰科技 一步。  新建工程第三页用于选择本工程使用的可编程器件。请选择Cyclone 家族，封装形式为QFP，引脚数为100，速度等级为-8ns，温度等级 为商业级的器件EP1C3T100C8。选定后，单击Next，进入下一步。  新建工程第四页用于选择本工程使用的外部 EDA 工具。单击 Next， 进入下一步。  新建工程第五页总结了前面四步的配置，使用中可以再次检查配置 是否合理。检查正确后，单击 Finish，完成配置；如不正确请使用 “上一步”功能退回前面的步骤修改。 （2）用原理图输入法在 FPGA 中进行编码器设计  在前面新建的 Quartus II 工程中，单击新建文件菜单条（File - New...）或快捷方式键，在弹出的 New 窗口中选中 Block Diagram/Schematic File(即原理图输入文件)，单击OK。  双击新建成的原理图输入文件（*.bdf）原理图中的任意位置，即可 弹出如下图所示的符号输入窗口。接下来就可以在原理图输入文件 中输入需要的逻辑功能了。  要求实现的“一位二进制全加器”是能够一次对加三个二进制位（包 括：加数A 、被加数B 和低位进位位C ）求和，并产生加法的“和”