A1孙晓玮3140104104组合逻辑电路(含13个仿真)要点.docx

专业： 电子信息工程 姓名： 孙晓玮 学号： 3140104104 日期： 周一下午 地点： A1 实验报告 课程名称： 电路与电子技术实验 I 指导老师： 楼珍丽 成绩： 实验名称：组合逻辑电路实验 实验类型：数字电子技术设计性实验同组学生姓名：无 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 简单组合逻辑电路的设计 一、实验目的和要求1、掌握组合集成电路元件的功能检查方法。2、熟悉全加器和奇偶位判断电路的工作原理。3、掌握组合逻辑电路的功能测试方法及设计方法。 二、实验思路 列出所选用门电路的逻辑功能 写出检查这些门电路功能的方法和步骤。 根据设计要求列出真值表 写出电路的逻辑函数式 画出电路图 分析设计要求，确定实现该逻辑功能的输入变量和输出变量。 根据逻辑功能，列出真值表。 采用卡诺图进行化简，求出输出逻辑函数的表达式。 若指定逻辑门电路，还须将输出逻辑表达式转换为指定逻辑门能实现的形式。 最后画出逻辑电路图。 用Multisim软件对所设计的组合电路进行仿真，验证其功能。 三、主要仪器设备 与非门（74HC00） 与或非门（74HC55） 与门（74LS11） 导线，开关，电源，实验箱 四、实验内容 74HC00和74HC55芯片的逻辑功能测试 1．依次测试74HC00芯片四个与非门的逻辑功能，确定整个芯片的逻辑功能。 真值表： 引脚1234569108121311状态001001001001状态011011011011状态101101101101状态110110110110 2．测试74HC55芯片与或非门的逻辑功能，确定整个芯片的逻辑功能。 13个组合逻辑电路设计部分 （一）半加器 1．实验原理： 半加器只考虑被加数Ai和加数Bi的相应位相加，而不考虑相邻低位的进位，而输出为和Si以及向高位的进位Ci。本实验考虑一位半加器。 2. 实验要求：用与非门74LS00和与或非门74LS55设计一个半加器电路。 3．实验设计： Si卡诺图 Ai Bi01001110Ci卡诺图 Ai Bi01000101 4. 逻辑表达式： Si=Ai+BiAi+Bi=Ai+BiAi+Bi=AiBi+AiBi Ci=AiBi 5. 仿真图： 6. 实验结果： InputOutputAiBiSiCi0000011010001111 （二）全加器 1．实验原理： 全加器实现一位二进制数的加法，他由被加数Ai、加数Bi和来自相邻低位的进数Ci-1相加，输出全加和Si与向高位的进位Ci。 2. 实验要求：用与非门74LS00和与或非门74LS55设计一个全加器电路。 3．实验设计： Si卡诺图 Ci-1 AiBi010001011011011010Ci卡诺图 Ci-1 AiBi010000010111111001 4. 逻辑表达式： Si-1=AiBi+AiBi Si=Si-1Ci+Si-1Ci Ci=AiBi+Si-1Ci-1 5. 仿真图： 6. 实验结果： InputAi00001111Bi00110011Ci-101010101OutputSi01101001Ci00010111 （三）四位奇偶位判断电路 实验原理： 奇偶位判断电路用来判别一组代码中1的位数是奇数还是偶数。 2．实验要求：用与非门74LS00和与或非门74LS55设计四位数奇偶位判断电路。 3. 卡诺图： CD AB00011110000101011010110101101010 4. 逻辑表达式： Z=A⊕B⊕C⊕D=A⊕B⊕C⊕D 5. 仿真图： （四）报警电路 实验原理： 某一机械装置有四个传感器A、B、C、D，如果传感器A的输出为1，且B、C、D三个中至少有两个输出也为1，整个装置处于正常工作状态，否则装