网站大量收购闲置独家精品文档,联系QQ:2885784924

LogicLock优化技术.ppt

  1. 1、本文档共149页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
LogicLock优化技术要点

5.4.1 记录锁定信息 如果对以上filter工程的设计结果满意,则可以用ESF文件记录下filter工程所有逻辑锁定相关的信息,如大小、位置、锁定的内容。为产生ESF文件,可以按以下步骤进行: (1) 打开“LogicLock Regions Window”窗。 (2) 在“LogicLock Regions Window”中,双击filter名左旁的文件夹符号,弹出“LogicLock Region Properties”对话框。 (3) 在“Contents”页,点击“Back-Annotate Contents”按钮,以完成适配信息“背注”。 当出现“Denmote all cell assignments”提示后,点击“Yes”,这时就可以在“Back-annotated nodes”栏中见到filter工程在锁定区域中各节点在floorplan中各逻辑宏单元的位置信息了(见图5-39)。最后点击“OK”,关闭此框。 图5-39 点击“Back-Annotate Contents” 按钮记录锁定信息 5.4.2 逻辑锁定信息的输出 将ESF文件向顶层设计输出,是为了将含有filter中各种约束信息的ESF文件输出给顶层设计Largefilter,这可按以下步骤来完成。 (1) 在“LogicLock Regions Window”窗中,选择逻辑锁定区域名“filter”。 (2) 在Assignments菜单中选择“Export LogicLock Regions”项,这时将出现一个窗口(如图5-40)。 (3) 在此窗口中确认“Export focus full hierarchy path”栏中是“filter”,否则说明此前没有将LogicLock窗中的“filter”作点击。 (4) 在File mam栏中键入D:\ largefilter \ filter.esf,或通过Browse(...)去找到相应的目录,最后应如图5-40所示。 图5-40 输出filter的锁定信息 注意:这里假设已存在文件夹D:\ largefilter \,并在其中已含有滤波器的顶层设计文件largefilter.vhd! (5) 按“OK”键后即将filter工程的ESF文件输出到了顶层设计工程的目录中。 (6) 点击“OK”后关闭此窗口。 5.4.3 逻辑锁定信息的输入 将逻辑锁定信息输入顶层工程中后即可进行顶层优化设计了。具体步骤如下: 1. 设定或打开顶层工程largefilter 在file菜单中用Open Project打开D:\ largefilter目录中的工程largefilter。 2. 将VQM文件加到顶层工程中 选择Project菜单中的Add / Remove Files in Project,这时,Setting对话框将出现。在此窗中应该将filter.edf文件删去(如果有的话),而用filter.vqm文件取代之。这里可先点击要删去的文件名,再点击Remove键即可删去。再在“file”栏中键入取代文件名,如filter.vqm,然后点击“Add”键即可。最后的对话框如图5-41所示。这样就将VQM文件加到(输出到)了顶层工程中。按“OK”后关闭此窗。 图5-41 输入逻辑锁定文件 3. 输入逻辑锁定约束 当把含有逻辑锁定约束信息的底层设计的ESF文件输入到高层次工程中时,Quartus II就将这些约束加入到高层次工程的ESF文件中。此外,Quartus II还将自动地在FPGA的floorplan中的适当位置处,根据顶层文件的要求例化底层模块。例如,当把含有单一底层模块:4阶滤波器filter的设计实体输入进顶层设计中后,Quartus II就自动将这一filter中的约束应用到所有4个filter模块中,以构成largefilter设计。 4. 对主设计系统进行分析和构建 为了能够成功地将LogicLock约束向顶层设计输入,必须首先对设计进行分析和构建。在此进程中,编译器将顶层设计

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档