VHDL第一章课件.pptVIP

VHDL语言 讲授——严宇 总学时——64学时(上机实验32学时) 联系方式——yanyu0832@ 第1章 VHDL语言基础 1.1 VHDL基本概念 1.2 VHDL程序实体 1.3 VHDL程序结构体 1.1 VHDL基本概念 1.1.1 硬件描述语言 1.1.2 VHDL程序的实体 1.1.3 VHDL程序的结构体 1.1.1 硬件描述语言 硬件描述语言（Hardware Description Language，HDL）： 即可以描述硬件电路的功能、信号连接关系及定时关系的一种语言。目前， VHDL和Verilog已先后成为IEEE标准硬件描述语言。 硬件描述语言（HDL）的特点： 可以借鉴高级编程语言的功能特性对硬件电路的行为和结构进行高度抽象化和规范化的描述；同时，还可以对硬件电路的设计进行不同层次、不同领域的模拟验证和综合优化等处理，从而使硬件电路的设计达到高度自动化。 硬件描述语言 VHDL ： VHDL 的英文全名是VHSIC (Very High Speed Integrated Circuits) Hardware Description Language ，即超高速集成电路硬件描述语言。于1983年由美国国防部提出，由IEEE进一步发展，并在1987年12月作为IEEE-STD-1076 标准发布， 1993年被更新为IEEE-STD-1164 标准，目前已被广泛应用。 1995年 我国技术监督局制定的《CAD通用技术规范》推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。至此，VHDL在我国迅速普及，现在已成为从事硬件电路设计开发人员所必须掌握 的一门 技术。 1.1.2 HDL语言的种类 Verilog HDL Verilog HDL于1983年由Gate Way Design Automatic公司的Phil Moorby首创。他在1984～1985年间成功设计了Verilog-XL仿真器，于1986年提出了快速门级仿真的XL算法，使Verilog HDL语言变得更加丰富和完善，从而受到了EDA工具设计公司的青睐。 1989年Candence公司购买了GDA公司，Verilog HDL语言从此变为Candence公司的“财产”，成为该公司的EDA设计环境上的硬件描述语言。经过该公司的努力，Verilog HDL于1995年成为IEEE标准，即Verilog HDL 1364-1995。 BLM Menter Graphics公司是一家著名的EAD工具开发公司，它的EDA设计工具在综合、仿真、验证等方面都有独到之处。Menter公司的硬件描述语言BLM由PASCAL语言发展而来。BLM硬件描述语言还未成为IEEE标准。 AHDL语言具有C语言设计风格，好学好用，再加上ALTERA公司的大力推广，使它得到了众多用户的使用。 只有VHDL语言和Verilog-HDL语言成为IEEE 标准语言。 1.2 VHDL程序的实体 1.2.1 VHDL程序基本结构 一个电路系统的程序设计只有一个实体，可以有多个结构体。 一个设计实体至少包含一个结构体或多个结构体,构成一个电子系统。 1.2.2 实体的组成（ENTITY） 1.2.4 端口说明 端口说明是对基本设计实体与外部接口的描述，是设计实体和外部环境动态通信的通道，其功能对应于电路图符号的一个引脚。 实体说明中的每一个I/O信号被称为一个端口，一个端口就是一个数据对象。 端口可以被赋值，也可以当作变量用在逻辑表达式中。 定义于一个实体的一组端口称作端口说明(Port Declaration)。 1.2.5 数据类型(TYPES) 端口说明除了定义端口标识名称、端口定义外，还要标明出入端口的数据类型。VHDL语言的IEEE1706/93标准规定的数据类型为布尔型(Boolean)、位型(Bit)、位矢量型(Bit-vector)和整数型(Integer)等。 由IEEE std_logic_1164所约定的、由EDA工具支持的数据类型为标准逻辑(Standard Logic)类型。标准逻辑类型也分为布尔型、位型、位矢量型和整数型。为了使EDA工具的仿真、综合软件能够处理这些逻辑类型，这些标准必须从实体的库中或USE语句中调用。 1.2.6 实体说明部分 由实体说明的一般书写格式知道，含有实体说明部分的组织应放在端口说明下边，说明部分定义的项目是实体接口中的公共信息。 含有实体语句部分的实体 USE wrok　My_pkg.all --设my-pkg对该设计实体可见 Entity Latch IS