VerilogHDL.ppt

* 问题 4. 对于特大型（千万门级以上）的系统级数字电路设计，下列设计语言更为合适的是（ ）。 A. Verilog HDL B. VHDL C. 汇编语言 D. C语言 * 数字电路符号表示 常用逻辑门符号与现有国标符号的对照 2.1 PLD的基本原理与结构 * PLD电路符号表示 与门、或门的表示 PLD连接表示法 * PLD器件的原理结构图 PLD器件的原理结构 * 以PROM为例 PROM PROM的逻辑阵列结构 * PROM PROM表达的PLD阵列图 * PROM 用PROM完成半加器逻辑阵列 * 2.2 PLD的发展 PLD的发展历程 70年代熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 Lattice GAL器件 Altera EPLD器件 Xilinx FPGA器件 Altera CPLD器件 内嵌复杂功能模块的SoPC * ◆ CPLD（Complex Programmable Logic Device），即复杂可编程逻辑器件，是从EPLD改进而来的。 ◆ 1985年，美国Xilinx公司推出了现场可编程门阵列（FPGA，Field Programmable Gate Array） PLD的发展 * PLD的集成度分类 一般将GAL22V10（500门~750门 ）作为简单PLD和高密度PLD的分水岭 PLD的分类 * PLD器件按照可以编程的次数可以分为两类： (1) 一次性编程器件（OTP，One Time Programmable） (2) 可多次编程器件 OTP类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。 按编程特点分类 * (1)熔丝（Fuse） (2)反熔丝（Antifuse）编程元件 (3)紫外线擦除、电可编程，如EPROM。 (4)电擦除、电可编程方式，(EEPROM、快闪存储器（Flash Memory）），如多数CPLD (5)静态存储器（SRAM）结构，如多数FPGA 按编程元件和编程工艺划分 非易失性器件 易失性器件 * CPLD器件的结构 2.4 CPLD的原理与结构 一个CPLD器件有多个宏单元组成，多个宏单元组成逻辑阵列LAB。 每个宏单元含有一个可编程的与阵列和固定的或阵列，以及一个可配置寄存器。 宏单元共享扩展乘积项。 * 查找表结构 4输入LUT及内部结构图 2.5 FPGA的原理与结构 一个n输入查找表，需存储N个输入构成的真值表，需2n个位的SRAM存储单元。 * FPGA芯片主要由6部分完成，分别为： 1)可编程输入输出单元IOB（Input Output Block）； 2)基本可编程逻辑单元CLB（Configurable Logic Block）； 3)完整的时钟管理； 4)嵌入块式RAM； 5)丰富的布线资源； 6)内嵌的底层功能单元和专用硬件模块； FPGA构成 * FPGA器件的内部结构示意图 * Virtex-II的架构 Virtex?-II architecture’s core voltage operates at 1.5V I/O Blocks (IOBs) Configurable Logic Blocks (CLBs) Clock Management (DCMs, BUFGMUXes) Block SelectRAM? resource Dedicated multipliers Programmable interconnect * IOB IOB分成若干个组（Bank），每个Bank接口电压相同。 * 可配置逻辑块（CLB Tile） * SLICE * LUT 4或6输入 * DCM 时钟资源管理器 * BlockRAM 以Virtex-II为例 * BlockRAM * 其他资源 布线资源 移位寄存器 分布式RAM 嵌入式IP核 软核：寄存器传输级（RTL）模型 固核：带有平面规划信息的网表 硬核：经验证的设计版图 * FPGA引脚 * Xilinx公司的FPGA和CPLD器件系列 1. Virtex系列FPGA 2. Spartan器件系列 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 2.9 FPGA/CPLD器件概述 * Xilinx公司产品概述--FPGA产品 Xilinx公司目前有两大类FPGA产品: Spartan系列: 面向低成本的中低端应用，是目前业界成本最