一位全加器.doc

存档资料 成绩：　 华东交通大学理工学院 课 程 设 计 报 告 书 所属课程名称 计算机组成原理 题 目 　 一位全加器的设计　　 分 院 　　电 信 分 院 　　 专业班级 15计算机科学与技术3班 学　 号 　20150210440313 　　 学生姓名 　 张 子 辰 　 指导教师 王 莉 　　 2016 年 12 月 19 日  序号 项 目 等 级 优秀 良好 中等 及格 不及格 1 课程设计态度评价 2 出勤情况评价 3 任务难度评价 4 工作量饱满评价 5 任务难度评价 6 设计中创新性评价 7 论文书写规范化评价 8 综合应用能力评价 综合评定等级 课程设计（论文）评阅意见 评阅人 王莉 职称 讲师 2016年月日  引言 2 一.全加器的介绍 2 1.1 全加器的基本概念 2 1.2全加器仿真设计分析 3 1.3 全加器的原理 3 二.课程设计目的 3 三.不同方法的一位全加器设计 4 3.1用逻辑门设计全加器 4 3.2 用74LS38译码器设计全加器 6 3.3用74LS153D数据选择器设计全加器 8 四.观测仿真电路 10 4.1逻辑门仿真电路的分析 10 4.2 74LS138译码器仿真电路的分析 12 4.3 74LS153D数据选择器仿真电路的分析 13 五.两位全加器的实现 15 5.1.原理 15 5.2创建电路 18 5.3 仿真电路的输出信号分析 19 六.收获与心得 20 参考文献 21  一位全加器的设计 引言 MAX+PLUS II是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。 数字系统的基本任务之一就是进行算术运算。而常见的加、减、乘、除等运算均可以利用加法运算来实现。所以，加法器就成为数字系统中最基本的运算单元，可广泛用于构成其逻辑电路。 加法器是一种常见的组合逻辑部件，有半加器和全加器之分。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。全加器不仅考虑两个一位二进制数相加，还要考虑与低位进位数相加的运算电路。两个数相加时，除最低位之外的其余各位均是全加运算电路。 全加器仿真设计分析 全加器是属于数字电子技术中的组合逻辑电路，其功能设计可以根据组合逻辑电路的设计方法来完成。通常有确定输入输出变量的个数和状态、列真值表、卡诺图化简出逻辑表达式、选择器件画出逻辑图。现在使用仿真软件，在组合电路分析设计时，将逻辑关系5种表达方式中的真值表、逻辑表达式、逻辑图任意一种写入软件内，就可以很方便地完成功能分析和设计。 用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。全加器可以处理低位进位，并输出本位加法进位。 1.计算机中全加器的设计； 2.全加器的工作原理； 3.基本与非门的工作原理； 4.74系列芯片的组成和工作过程； 5. MAX+PLUS II 软件的工作原理。 在此基础上学会和锻炼以下能力： 1.掌握全加器的组成、工作原理、时序图。2.掌握产生求和结果的逻辑表达式。 3.掌握逻辑电路图的设计思路。 4.熟练运用MAX+PLUS II 软件进行电路的仿真。 三.不同方法的一位全加器设计 3.1用逻辑门设计全加器 1)原理 当两个多位二进制数相加时，半加器只能用于最低有效位的加法。对于其他高位有效位，相加的数字是三个而不是两个，这是因为要考虑来自低位的进位位。这种运算称为全加，能实现全加运算的电路为全加器。 两个一位二进制的加法运算的真值表如表所示。 输入 输出 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 表（1）全加器的真值表 由真值表得卡若图： 本位向高位产生的进位（）的卡