基于CPLD数字钟设计.docVIP

目录 一、设计要求…………………………………………………………1 二、设计原理…………………………………………………………1 2.1 电源电路………………………………………………………………1 2.2 振荡电路与分频电路…………………………………………………1 2.3 显示电路………………………………………………………………2 2.4 CPLD电路原图…………………………………………………………2 三、设计思路及步骤…………………………………………………3 四、设计框图…………………………………………………………3 五、数字钟的实现……………………………………………………3 5.1 数码管及小数点显示控制电路……………………………………4 5.2 校时电路…………………………………………………………6 5.3 计数电路…………………………………………………………8 5.4 多路选择器………………………………………………………9 六、总结体会……………………………………………………….10 七、谢辞…………………………………………………………….11 参考文献…………………………………………………………….11 基于CPLD数字钟设计 一．设计要求 1．数码动态显示时分秒可以分别对时分单独校时2.1 电源电路 当重新接通电源或出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正后,再转入正常计时状态即可. 晶体振荡器给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定 电路原理图如右图所示： 2.3 显示电路 计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流 数码管是共阴数码显示管，当其控制端为“0”时，数码显示管显示。显示模块输入时钟频率为512Hz，显示刷新频率约为85Hz。 2.4 CPLD电路原理图 此原理图的MODE和ADD分别控制校正位和其校正位进行加一校正。MODE共有七个状态分别对应六个数码管的校正和正常计数。 三、设计思路及步骤 1 按原理图和元件插件图完成电路的焊接； 2 拟定数字钟的组成框图，划分模块； 3 对各单元模块电路进行设计与波形仿真； 4 总体电路设计与仿真； 5 程序下载与调试。 四、设计框图 五、数字钟的实现 综合电路模块如下图所示： 5.1 数码管及小数点显示控制电路 5.1.1 利用7493连成一个6进制计数器，进行波形仿真，准确无误后创建符号count6。 5.1.2 按如下电路图连成一个三八译码器，进行仿真，正确之后也创建为符号decoder3to8。 5.1.3.按如下电路图作图实现数码管及小数点显示控制电路。 工作原理：以512Hz的频率作为时钟脉冲，用六进制计数器为三八译码器提供六个不同状态，每个数码管的显示频率约为85Hz,观测到的结果为：数码管常亮。此电路的巧妙之处在于小数点的显示是用一个或门，通过1Hz频率来控制第三个数码管的小数点显示，再通过一个与非门来控制第五个数码管的小数点显示。第五个数码管的小数点在整个脉冲阶段显示，而第三个数码管的小数点只有在低电平时显示，故观察到结果是第五个数码管常亮，而第三个数码管的小数点以1Hz的频率闪烁。此处引出的Q[2..0]的作用是为了与校时信号作比较，来控制校时位的消隐。仿真结果如下所示： 5.2校时电路 5.2.1.首先利用7493连成一个7进制计数器，进行波形仿真，准确无误后创建符号count7； 5.2.2.利用两个D触发器连成一个二位移位寄存器，用64Hz频率对key进行采样，依次寄存在二位移位寄存器中，若前后一致则结果为这个值，若前后不一致则保持原结果。功能如下表所示： 第一D触发器 第二D触发器 结 果 0 0 0 0/1 1/0 保持 1 1 1 5.2.3.巧妙利用RS触发器功能：再加上一个与门和或非门对其信号进行处理，使其出现R、S信号。电路如下图所示： 进行波形仿真，波形图如下： 准确无误后创建符号keypulsegen。 5.2.4.按如下电路图连成校时电路。count7为三八译码器提供七个状态，分别控制六位数码显示和使能端。具体电路如下图所示： 当三八译码器某一位输出为0，则此位所连的与非门开通，此时的add就校正此位。其仿真图形如下： 5.3 计数电路 5.3.1.利用7493连成一个3进制计数器，进行仿真，准确无误后创建符号count2； 5.3.2.利用7493连成一个10进制计数器，进行仿真，准确无误后创建符号count10。 5.3.3.调用count1