3-3CMOS逻辑门电路的不同输出结构及参数康华光数字电子技术第六版.ppt

* 3.3 CMOS逻辑门电路的不同输出结构及参数 3.3.1 CMOS逻辑门电路的保护和缓冲电路 3.3.2 CMOS漏极开路和三态门电路 3.3.3 CMOS逻辑门电路的重要参数 3.3.1 输入保护电路和缓冲电路 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。 1. 输入端保护电路: (1) 0 vI VDD + vDF (2) vI VDD + vDF 二极管导通电压：vDF (3) vI - vDF 当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。 D1、D2截止 D1导通, D2截止 vG = VDD + vDF D2导通, D1截止 vG = - vDF RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。 D2 ---分布式二极管(iD大) （2）CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能 1. CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 3.3.2 CMOS漏极开路（OD）门和三态输出门电路 （2）漏极开路门的结构与逻辑符号 (c) 可以实现线与功能; (b)与非逻辑不变 漏极开路门输出连接 (a)工作时必须外接电源和电阻; 电路 逻辑符号 (2) 上拉电阻对OD门动态性能的影响 Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。 电路带电容负载 1 0 CL Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 +V DD IIL RP n … m … k 最不利的情况： 只有一个 OD门导通， 1 1 0 为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。 当VO=VOL IIL（total) IOL（max) +V DD IIL RP n … m … k 当VO=VOH IIH（total) I0H（total) 为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 三态门电路的应用 任何时刻只能有一个门的使能端为有效，其他门输出高阻 DA DB DN 数据总线 1 0 0 0 1 0 0 0 1 … D G1 G2 Gn … EN EN EN 3.3.3 CMOS逻辑门电路的重要参数 1. 输入和输出的高、低电平 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIL(min) 输出低电平的上限值 VOH(max) 输出 高电平 + V DD V OH ( min ) V OL ( max ) 0 G 1 门 v O 范围 v O 输出 低电平 输入 高电平 V IH ( min ) V IL ( max ) + V DD 0 G 2 门 v I 范围 输入 低电平 v I 1. 输入和输出的高、低电平 4000 74HC 74HCT 74LVC 74AUC 0.4 0.6 0.7 1.4 0.95 低电平噪声容限(VNL/V) 0.5 1.1 2.9 1.4 0.95 高电平噪声容限(VNH/V) 1.7 3.1 4.9 4.9 4.95 VOH(min) /V 1.2 2.0 2.0 3.5 4.0 VIH(min) /V 0.2 0.2 0.1 0.1 0.05 VOL(max) /V 0.6 0.8 0.8 1.5 1.0 VIL(max) /V 类型 参数/单位 VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。 负载门输入高电平时的噪声容限： VNL —当前级门输出低电平的最大 值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限： 2. 噪声容限 VNH =VOH(min)－VIH(min) VNL =VIL(max)－VOL(max) 在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电