- 1、本文档共17页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
3-6CACHE存储器1课案
复习思考题 1、说出下列简写的中文名称: SDRAM EPROM EEPROM 2、多模块交叉存储器的“交叉”是什么意思? § 3.6 cache存储器 3.6.1 cache的基本原理 1、cache的功能 是一种高速缓冲存储器,是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 是介于CPU和主存之间的小容量存储器,但存取速度比主存快。 由高速的SRAM组成, 管理功能也是由硬件实现,对程序员是透明的。 2、cache存储器的基本原理 CPU与cache之间的数据交换是以字为单位,而cache与主存之间的数据交换是以块为单位。 当CPU读取主存中一个字时,便发 出此字的内存地址到cache和主存。 2、 cache的命中率 (1)命中率h 在一个程序执行期间,设Nc表示cache完成存取的总次数,Nm表示主存完成存取的总次数,h定义为命中率,则有: (2)平均访问时间ta 若:tc表示命中时的cache访问时间 tm表示未命中的主存访问时间 1-h表示未命中率 则cache/主存系统的平均访问时间ta为: ta=htc+(1-h)tm 目标: 以较小的硬件代价使cache/主存系统的平均访问时间ta 越接近tc 越好。 (3)系统的访问效率e 访问效率: 由表达式看出,为提高访问效率,命中率h越接近1越好,r值以5-10为宜,不宜太大。 命中率h与程序的行为、 cache的容量、组织方式、块的大小有关. 设r=tm/tc表示主存慢于cache的倍率,则有: [例5]CPU执行一段程序时, cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。 解: 命中率h=Nc/(Nc+Nm) =1900/(1900+100)=0.95 平均访问时间 ta=htc+(1-h) tm =0.95*50+(1-0.95)*250=60ns 访问效率 e= tc/ta = 50/60=83.3% 复习 ta=htc+(1-h)tm tc e= ta 判断正误 (1)cache是一种高速缓冲存储器,是为了解决CPU和主存之间速度不匹配而采用的一项重要技术 (2)cache由高速的SRAM组成, 管理功能是由OS实现的,对程序员是透明的。 (3)CPU与cache之间、cache与主存之间的数据交换均以字为单位。 3.5.2.主存与cache的地址映射 地址映射即是应用某种方法把主存地址定位到cache中。 地址映射方式有全相联方式、直接映射方式和组相联方式三种。 1.全相联映射方式 主存中一个块的块地址与块内容一起存于cache的一行中,其中块地址存于cache行的标记部分中。 全相联映射示意图 这种方法可使主存的一个块直接拷贝到cache中的任意一行上,非常灵活。 它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 全相联cache的检索过程 复习思考题 这种方法可使主存的一个块直接拷贝到cache中的任意一行上,非常灵活。 它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 为什么全相联地址映射方式是一种灵活的方式?为什么只适合于小容量cache采用? 2.直接映射方式 这是一种多对一的映射关系,但一个主存块只能拷贝到cache的一个特定行位置上 cache的行号i和主存的块号j有如下函数关系: i=j mod m (m为cache中的总行数) 直接映射方式的优点是硬件简单,成本低。缺点是每个主存块只有一个固定的行位置可存放,容易产生冲突。 适合大容量cache采用 直接映射方式的示意图 直接映射cache的检索过程 复习思考题 对于全相联映射方式与直接映射方式,具有以下哪种特点? (1)硬件简单,成本低。 (2)主存的一个块直接拷贝到cache中的任意一行上。 (3)只适合于小容量cache采用。 (4)非常灵活。 (5)比较器电路难于设计和实现。 (6)容易产生冲突。 (7)每个主存块只有一个固定的行位置可存放。 (8)块地址存于cache行的标记部分中。 设一个直接相联的cache中有4个块,访问的块号序列是0、13、12、4、7、10、12、2、10、3,指出全部访问后cache中块分配的情况。 边 讲 边 练
文档评论(0)