6异常中断.ppt

AREA TopLevelSwi CODE, READONLY STMFD sp!, {r0-r12, lr} ;保存用到的寄存器 EXPORT SWI_Handler SWI_Handler LDR r0, [lr, #-4] ;计算SWI指令的地址，并把它保存到r0寄存器中 * * 第六章 异常中断处理 6.1 异常中断处理概述 6.2 进入和退出异常中断的过程 6.3 异常中断处理程序的安装 6.4 SWI异常中断处理程序 6.5 IRQ和FIQ中断处理程序 6.1 异常中断处理概述 当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行．在当异常中断处理程序执行完成后，程序返回到发生中断的指令的下一条指令处执行．在进入异常中断处理程序时，要保存被中断的程序的执行现场．在从异常中断处理程序中退出时，要恢复被中断程序的执行现场． 1 异常中断的分类 (1)复位 当处理器的复位引脚有效时，系统产生复位异常中断．程序跳转到复位异常中断处理程序处执行． (2)未定义的指令 当ARM处理器或者是系统中的协处理器认为当前的指令未定义时，产生未定义的指令中断．可以通过该中断机制仿真浮点向量运算． ARM系统中的异常中断可分为以下的7类 (3)软件中断(SWI) 这是一个由用户定义的中断指令.可用于用户模式下的程序调用特权操作指令.在实时操作系统中可以通过该机制实现系统功能调用. SWI指令的语法格式 SWI {cond} immed_24 cond为指令执行的条件码，当cond忽略时为条件执行 immed_24为24位的立即数．该立即数被操作系统用来判断用户程序请求的服务类型． (4)指令预取中止 如果处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，当该预取的指令执行时，处理器产生指令预取中止异常中断． (5)数据访问中止 如果数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，处理器产生数据访问异常中断． (6)外部中断请求 (IRQ) 当处理器的外部中断请求引脚有效，而且CPSR寄存器的I位被清除时，处理器产生外部中断请求异常中断．系统中各外设通常通过该异常中断请求处理器服务． (7)快速中断请求 (FIQ) 当处理器的快速中断请求引脚有效，而且CPSR寄存器的F位被清除时，处理器产生快速中断请求异常中断． 2 异常中断向量表和异常中断优先级 中断向量表中指定了各个异常中断及其处理程序的对应关系．它通常存放在存储地址的低端．在ARM系统中，异常中断向量表的大小为32字节．其中，每个异常中断占据4个字节大小，另有4个字节的空间被保留． 每个异常中断对应的中断向量表中的4个字节空间中存放了一个跳转指令或者是一个向PC寄存器赋值的数据访问指令．通过这两种指令，程序将跳转到相应的异常中断处理程序处执行． 当几个中断同时发生时，就必须按照一定的次序来处理这些异常中断．在ARM中通过给各异常中断赋予一定的优先级来实现这种处理次序． 各异常中断对应着一定的处理器模式．应用程序通常运行在用户模式下．当应用程序响应中断时，通常会产生处理器模式的切换． 各异常中断的中断向量地址,处理器模式和优先级如下所示 中断向量地址 异常中断类型 处理器模式 优先级 0x0 复位 特权模式 1 0x4 未定义的指令 未定义指令模式 6 0x8 软件中断 特权模式 6 0x0c 指令预取中止 中止模式 5 0x10 数据访问中止 中止模式 2 中断向量地址 异常中断类型 处理器模式 优先级 0x14 保留 未使用 未使用 0x18 外部中断请求 外部中断模式 4 0x1c 快速中断请求 快速中断模式 3 6.2 进入和退出异常中断的过程 1 ARM处理器对异常中断的响应过程 (1)保存处理器当前状态，中断屏蔽位以及各条件标志位．这是通过将当前程序状态寄存器CPSR的内容保存到将要执行的异常中断对应的SPSR寄存器