锁相环频率合成器中分频器设计.doc

1 4 4 计算机与数字工程 第 3 5 卷 * 锁相环频率合成器中分频器设计 1 ) 邹雪城2 ) 沈绪榜3 ) 张 涛 ( 武 汉科技大学信息学院 1 ) 武汉 4 3 0 0 8 1 ) ( 华中科技大 学电子科学与技术系 2 ) 武汉 4 3 0 0 7 4 ) ( 中国航天科技集团九院 7 7 1 所 3 ) 西安 7 1 0 0 5 4 ) 摘 要 从工程的角度出 发, 设计两个应用于锁相环频率合成器的可编程分频 器电路, 一个 采用脉冲 吞除技术的 可编 程分频器, 另一个是具有新颖结构, 能实现 1 : 1 占空比的奇数分频器 。同时, 详细研究 了分频器 设计中的关 键问题。最后, 采用 1 s t S i l i c o n 0 . 2 5 u m 的 C M O S 混合信号工艺对分频器电路进行了仿真, 仿真结果表明分频器设计的正确性。 关键词 锁相环 频率合成器 分频器 中图分类号 T N 7 8 2 1 引言 统的性能影响很大, 它的设计难度和复杂性也最 高。另外, 由于输出波形要求 5 0 % 的占空比, 所以 锁相环 ( P h as e Lo c ked Lo o p- P LL) 频率合成器 P 分频器中奇数分频也是设计的难点。 广泛地应用于大规模数字集成电路, 如视频图像处 外部参考时钟 ref通过 M 分频器的分频后输 理系统、通讯系统和微处理器中的各种低抖动的时 入到 P FD 的 C LKref端, 压控振荡器的输出信号 [ 1 , 2 , 3 ] 。目前, 流行 钟都是由 P LL 频率合成器产生 O UT 通过 N 分频器后, 同时输入到 P FD。 P FD 对 的液晶显示器的物理分辨率是通过一块液晶显示 两个信号进行鉴频鉴相, 输出两对的差分信号 UP 、 器控制器芯片对分辨率进行调整, 不同的分辨率要 UP bar和 DN , DN bar。 求不同数据传输速率, 即要求不同的同步时钟。 这两对差分信号控制 C P 对环路滤波器进行 本文论述了一个应用于液晶显示器控制器芯 充电和放电, 形成控制电压, 控制 VC O 输出信号的 片的高性能锁相环频率合成器的设计。该频率合 频率, 使之锁定在需要的频率上。P M O S 管 T 1 、T 2 成器的输出频率范围为 65 - 1 7 0 M H z, 通过软件编 构成栅电容与电阻 R 一起组成环路滤波器。端口 程可获得 2 8 个频率点, 这 2 8 个时钟频率决定了视 P D为低功耗控制端口, 当 P D 为高电平时, T 3 、T 4 频图像数据的传输速率, 即决定液晶显示器显示图 管饱和导通, 控制电压为 Vdd, VC O 停止振荡。同 像的质量。因此, 所设计的频率合成器广泛应用于 时, P D 信号控制电荷泵 C P 不工作, 停止对环路滤 P C 机视频系统或液晶显示器主板。 波器充电和放电。当 P D 为低电平时, 整个系统正 2 系统设计 常工作。RES ET 是三个分频器的复位控制端口。 本文重点讨论锁相环频率合成器中 N 分频器 P LL频率合成器的系统方框图如图 1 所示。 和 P 分频器设计以及实现的有关问题。设计采用 P LL频率合成器主要由鉴频鉴相器 ( P h as e l o c ked 1 s t S i l i c o n ( M al ays i a) 0 . 2 5 L m C M O S 混合信号工 Lo o p- P FD) 、电荷泵 ( C h arge P u m p- C P ) 、压控振 艺。电源电压 2 . 5 V, 四层金属, 一层多晶硅, N 阱 荡器 ( V o l t age c o n t ro l l ed O s c i l lat o r- VC O ) 和分频器 工艺。仿真工具是 C aden c e公司的 S pec t re。 组成。其中, 三个可编程分频器分别是: 输入参考 信号的分频器 M ( M = 7 - 4 7 ) 、环路内的主分频器 3 分频器的具体设计 N ( N = 1 2 0 - 3 3 6) 和输出分频器 P ( P = 2 - 5 ) 。其 中, 分频器 N 由于在反馈环路内, 因此, 对整个系 3 . 1 N 分频器的设计与仿真 * 收到本文时间 : 2 0 0 7 年 7 月 3 0 日 基金项目: 国家重点预研项目 ( 4 1 3 0 1 0 7 0 1 - 3 ) 资 助。 作者简介: 张涛, 男, 博士, 副教授 , 研究方向: 信号处理与射频、数模混合集成电路设计。沈绪榜, 男, 中科院院士 , 博 士生导师, 研 究方向: 计算机系统结构, 嵌入式计算机及微处理器设计。  第 3 5 卷 (