计数器及译码器 390.pdf

计数器及译码 显示电路 数字电子实验 触发器 触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能，能存储一位二进制数码。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无 外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 以下按触发器的电路结构与工作原理、逻辑功能分 别进行介绍。 电路结构及逻辑符号 1状态：Q ＝1、Q ＝0 0状态：Q ＝0、Q ＝1 表示低电 平有效 R 为置0端（或复位端） S为置1端（或置位端） 图4-1 与非门组成的基本RS触发器 非号“ －” ：表示低电平有效 （a）逻辑电路 （b）逻辑符号 工作原理 触发器的不定状态有两种含义： 1、Q= Q =1时， 触发器既不是0状态，也不是1状态； 2 、R 、S 同时从0 回到1时， 触发器的新状态不能预先确定。 时序图 通常用虚线或阴影表示触发器处于不定状态。 置1 不定 置1 置1 置0 不定 置1 置0 保持 保持 不允许 不允许 主从JK触发器 Q Q G 1 G 2 G 3 从 G 4 Q m Q m G 5 G 6 1 G 9 G 7 主 G 8 J K C P 逻辑符号 逻辑电路图 主从JK触发器电路特点 ①主从JK触发器采用 主从控制结构，从根本 n +1 n 上解决了输入信号直接 Q S +R Q 控制的问题，具有 n + n n JQ KQ Q CP＝1期间接收输入信 n n