优秀论文压缩2000-3000字格式.doc-西南科技大学.doc

数字幅频均衡功率放大器设计 姓名：丁华建 指导教师：张华 摘要：本文对比分析了各种数字音频采集、处理方案的结构、原理和特点，针对目前市场上数字音频处理类产品品种单一、结构复杂、功能简单等缺点，提出了一种FPGA内嵌Nios II软核处理器的数字音频采集、处理系统的设计方案。较好地解决了音频信号的实时分析、均衡、变调、数字功率放大等问题。 关键词：数字功放；数字均衡；FPGADigital Equalizer and Amplifier Design Abstract: This paper is writen for a research of digital audio sample，processing program structure，principles and characteristics Nios II embedded soft-core FPGA processors based digital audio sample，processing system . A good solution to the audio signal of real-time analysis, equalize, the tone sandhi, digital power amplifier, etc. Keywords: Digital amplifier; Digital equalize; FPGA 1 前言 近年来，数字信号处理技术已经在科学研究与应用领域中得到了引人注目的应用和推广均衡广泛应用于、音频制作、信号分析等领域，但大多数仪器价格昂贵。数字幅频均衡器有限冲激响应 图1 数字幅频均衡系统总体框图 系统硬件设计 3.1音频数据采集系统电路设计 ?电源纹波抑制比（PSRRower Supply Rejection Rate）是一个用来描述输出信号受电源影响的量，PSRR 越大，输出信号受到电源的影响越小音频放大器输出音质就越好。为了抑制数字电路对模拟电路带来的高频干扰，PSRR，将模拟地与数字地模拟与数字分开布线。 图2 音频数据采集系统电路原理图 3.2数字功率放大器设计 数字功放的关键集成电路已经达到了较高水平，TDA8924数字功放芯片能有效地降低信号间的干扰、实现高保真。为了获得较大的瞬态响应，系统采用开关电源。EMI/EMC 问题成为了开关电源稳定性和数字功放音质的一个关键因素。EMI滤波技术是一种抑制尖脉冲干扰的有效措施，可以滤除多种原因产生的传导干扰，消除干扰源和受扰设备之间的耦合和辐射，切断电磁干扰的传播途径。 数字功放的功率管工作在开关状态，频率高、电流大，且与电源部分靠得近，而该功放由于采用开关电源供电，干扰和纹波系数较大，因此元器件在PCB上排列的位置要考虑抗电磁干扰，各部件之间的引线要尽量短。在布局上，把模拟信号、数字信号和噪声源这三部分合理地分开，使相互间的耦合最小。 电源部分的电容，为防止高频脉冲的干扰，选用高速低ESR（等效串联电阻C1选用音乐感较好的ROE电解电容。高频去耦电容采用低感抗型电容; 振荡电容选用性能优良的云母电容，振荡电阻选用精密型稳定性好的金属膜电阻。设计出的电路如图3： 图3 数字功放原理图 系统软件设计 本系统有多个自定义的Avalon总线外部设备，利用SOPC Builder提供的元件编辑器在图形用户界面下将用硬件描述语言描述的用户逻辑封装成一个SOPC Builder元件。定制成功后，用户自定制的外设接口就可以象SOPC Builder 中其他元件一样被调用。并在SOPC Builder 中生成Nios II软核。系统总体软件框图如图4和图5。 图4 系统软件框图 图５ 系统软件流程图 系统软件工作思路为：为FIR1~FIR6是根据实际情况设计好的6个不同通带的带通FIR滤波器，6个滤波器的通带和为20Hz~20kHz;将通过ADC采样后的音频数据发送给6个不同通带的带通FIR滤波器，6个滤波器并行计算，运算结果送到多输入加法器中，加法器把每个FIR滤波器送来的数据乘以一个用户设定的参数后相加（这个过程就是对音频数据做频谱均衡操作）后得到输出数据。这个数据可以直接通过DAC后输出给后级功放，同时也送给FFT变换模块。FFT运算后将频谱数据通过显示屏显示。 5. 总结 本系统通过可编程逻辑器件技术和片上系统技术及其数字功放技术，实现了的数字幅频均衡功率放大系统（见图６）。系统处理速度较快、数据精度高、输出功率大、体积小，有一定的应用前景。 图６ 系统实物图 参考文献 [1] 庞文凤.基于FPGA的数字功率放大器的设计[J].器件与电路，2006，11:36-39. [2] 张杨.一体化数字功放模块的设计[J].中国科技信息，20