ch2ARM体系结构.ppt

2.1 ARM9嵌入式微处理器 2.1.1 ARM9的结构特点 2.1.2 ARM9指令集特点 2.1.3 ARM9工作模式 2.2 ARM9存储器组织结构 2.2.1 大端存储和小端存储 2.2.2 I/O端口的访问方式 2.2.3 内部寄存器 LR寄存器作用示意图 2.3 ARM9异常 2.3.1 异常的类型及向量地址 （1）复位：处理器上一旦有复位信号输入，ARM处理器立刻停止执行当前指令，复位后，ARM处理器在禁止中断的管理模式下，从地址00xFFFF0000开始执行程序。 （2）未定义指令异常：有两种情况:[1]当ARM处理器执行协处理器指令时，它必须等待任一外部协处理器应答后，才能真正执行这条指令。若协处理器没有响应，会出现未定义指令异常。[2]试图执行未定义的指令，也会出现未定义指令异常。 （3）软件中断异常：是由软件中断指令SWI引起的。软件中断异常指令SWI进入管理模式，以请求执行特定的管理功能。 （4）指令预取中止(prefetch abort)：指令预取访问存储器失败时产生的异常称为指令预取中上异常。此时，存储器系统发出存储器中止（abort）信号，响应取指激活的中止，预取的指令被标记为无效，若处理器试图执行无效指令，则产生预取中止异常；若指令未执行，则不发生预取中止。 （5）数据中止(data abort)：ARM处理器访问数据存储器失败时产生的异常称为数据中止异常。此时，存储器系统向ARM处理器发出存储器中止(Abort)信号，响应数据访问(加载/存储)激活的中止，数据被标记为无效。 （6）IRQ（中断请求）：通过处理器上的nIRQ引脚输入低电平产生。IRQ异常的优先级比FIQ异常的低。当进入FIQ处理时，会屏蔽掉IRQ异常。 （7）FIQ（快速中断请求）：通过处理器上的nFIQ引脚输入产生。 2.3.2 异常的优先级 当某时刻同时出现多个异常时，ARM处理器按优先级的高低顺序处理。异常的优先级如表所示，从表中可知，复位异常的优先级最高，未定义异常和软件中断异常的优先级最低。 异常向量 异常向量是异常服务程序的入口，在某些ARM的应用中，允许异常向量的位置由32位地址空间低端的正常位置(00x0000001C)，移到地址空间高端的另一地址范围(0xFFFF0000~0xFFFF001C)。这些改变后的地址位置称为高端向量。 由Implementation Defined决定是否支持高端向量。如果支持，则在输入硬件配置时，选择是使用正常向量还是高端向量。 应用程序中的异常处理：当系统运行时，异常可能会随时发生。为保证在ARM处理器发生异常时不至于处于未知状态，在应用程序的设计中，首先要进行异常处理。 1、在异常向量表中的特定位置放置一条跳转指令，跳转到异常处理程序。 2、当ARM处理器发生异常时，程序计数器PC会被强制设置为对应的异常向量，从而跳转到异常处理程序。 3、当异常处理完成以后，返回到主程序继续执行。各异常向量地址如前表2.4所示。 2.3.3 进入和退出异常 1．进入异常 当处理一个异常时，ARM9完成以下动作： （1）将下一条指令的地址保存在相应的LR寄存器中。如果异常是从ARM状态进入，则保存在LR中的是下一条指令的地址(当前PC+4或PC+8，与异常的类型有关)。如果异常是从Thumb状态进入，则保存在LR中的是当前PC的偏移量，这样异常处理程序就不需要异常是从何种状态进入的(如：在软件中断异常SWI产生时，指令MOV PC, R14_svc总是返回到下一条指令，不管SWI是在ARM状态下执行还是在Thumb下执行)。 （2）将CPSR复制到相应的SPSR中。 （3）迫使CPSR模式位M[4：0]的值设置成对应的异常模式值 （4）迫使PC从相关的异常向量取下一条指令。 （5）也可以设置中断禁止位来阻止其他无法处理的异常嵌套。如果异常发生时，处理器处于Thumb状态，那么当用中断向量地址加载PC时，自动切换进入ARM状态。 因为保存在LR中的地址值是不同的，因而，不同的异常中断返回时的指令也不尽相同。表2.6总结了进入异常处理时保存在相应的LR(R14)寄存器中的PC值，以及在退出异常处理时推荐使用的返回操作指令，以实现处理器返回断点处。 各类异常中断的返回过程说明(以ARM指令为例说明) 1.SWI和未定义指令异常中断处理程序的返回 SWI 和未定义指令异常中断是由当前执行的指令自身产生的，当SWI和未定义指令异常中断产生时，程序计数器PC的值还未更新，它指向当前执行指令后面的第2条指令。当SWI和未定义指令异常中断发生时，ARM920T核将