FPGA全面介绍PPT.pptx

;;;;;;;;;;;;;利用乒乓操作降低数据速率;数据流处理的常用手段 面积与速度互换原则;一种处理流程和顺序操作的思想 ;流水线设计时序示意图;注意问题： 设计时序的合理安排、前后级接口间数据流速的匹配 操作步骤划分合理，统筹考虑各个操作步骤间的数据流量 前级操作时间 = 后级操作时间，直接相连 前级操作时间 后级操作时间，缓存 前级操作时间 后级操作时间，逻辑复制等操作;FPGA设计常见的重要问题，也是设计工作不稳定的重要原因 错误的数据接口同步方法： 手工加入BUFT或非门调整数据延迟 相位差90度的时钟信号 正确的数据接口同步方法： 输入输出的延时不可测，如何完成数据同步 数据有固定格式（帧结构） 上级数据和本级时钟是异步的;输入输出的延时不可测，如何完成数据同步 建立同步机制：可以用一个同步使能，或者同??指示信号 另外数据通过RAM或FIFO存取，也可以达到数据同步的目的;数据有固定格式（帧结构） 这种情况在通信系统中非常普遍，因为很多数据是按照“帧”组织的。由于整个系统对时钟要求很高，常常专门设计一块时钟板完成高精度时钟的产生于驱动 。 两个问题：如何完成数据同步，并发现数据的“头”？ 同步指示信号，或RAM，FIFO缓存一下； 传输一个数据起始位置的指示信号，或插入同步码;上级数据和本级时钟是异步的 输入数据与本级处理时钟同频率 输入输入与本级处理时钟异步 寄存器对异步时钟域的数据进行两次采样； DPRAM，异步FIFO;;;;;;;;;;;;;