MCUChipLevelESDDesignandTest_0.0.1.pptx

IC ESD Design and Test;Description ESD介绍及测试方法介绍 ESD protect设计 ESD plan ESD 测试pattern规划 ESD FT测试 ESD FT测试后判断及后续相关工作 Process 对ESD的影响;题目为MCU Chip Level ESD design and test，只是介绍IC的ESD的设计和测试。不是系统级(PCB+IC) 或者 工厂级(工厂环境下的ESD防护). 目前只做过MCU产品，对于多媒体产品可能有一些其它的防护，不做讨论.; 因ESD产生的原因及其对集成电路放电的方式不同，经过统计，ESD放电模型分下列四类: (1) 人体放电模式 (Human-Body Model, HBM) (2) 机器放电模式 (Machine Model, MM) (3) 组件充电模式 (Charged-Device Model, CDM) (4) 电场感应模式 (Field-Induced Model, FIM) 如果是消费类电子产品，HBM和MM是必测的。对于CDM是可选的。 对于FIM，应该是不需要。 后面只对HBM和MM进行讲解。;人体放电模式 (Human-Body Model, HBM);HBM 测试;机器放电模式 (Machine Model, MM);对于机器放电，应该在wafer级测试上，就有可能遇到. 在die saw，或者pakage时，应该也会遇到 另外在IC到客户的工厂里，也有可能遇到。 之前公司的芯片ESD测试结果看来，MM比HBM更worse。 所以MM对于芯片应该是必测项，这是芯片品质的保证，良率的保证。;HBM, MM与CDM模型参数比较;HBM, MM与CDM比较;ESD对集成电路的损坏形式;ESD损伤机理;HBM和MM测试方法;HBM和MM测试方法;I/O Pin to Power;Internal ESD damages under ND-mode ESD stress on input pin ;Internal ESD damages under ND-mode ESD stress on input pin ;Internal ESD damages under ND-mode ESD stress on output pin ;Internal ESD damages under ND-mode ESD stress on output pin ;PIN to PIN ESD test;PIN to PIN ESD test;Internal ESD damage due to input pin to output pin ESD stress;Internal ESD damage due to pin to pin ESD stress;Internal ESD damage due to output pin to input pin ESD stress;Internal ESD damage due to pin to pin ESD stress;pin to pin ESD stress conclusion;VDD to VSS ESD Test;Internal ESD damage due to VDD to VSS ESD stress;Internal ESD damage due to VDD to VSS ESD stress;ESD protect conclusion;31;其它;ESD 要求;ESD防护设计;ESD防护设计;ESD防护设计;ESD防护设计;ESD防护设计;ESD防护设计;ESD防护设计;Schematic of multiple power ESD protection design;ESD flow;在设计whole chip之前，首先会做floor plan. 完成后,IO，power pad的摆放位置就确???了。 此时需要ESD plan规划ESD power line，clamp电路的摆放位置等。 原理是ESD必须走高速通道，要很快的泄放出去，而不能在IC内部积累导致internal damage。 ;ESD plan;芯片打ESD之前应规划好ESD测试pattern，目的是使ESD测试更有效，而且后续FT验证也更有效率。 打ESD之前pakage的芯片应该先测过，保证打ESD的chip function及standby current都是正确的. ESD damage 主要在测试上的表现形式就是function fail, 及junction leakage, 还有就是和时间有关的可靠性，这个不太好测。 测试pattern的规划要兼顾FT测试的效率，原则上第一