PC机的总线结构和时序.ppt

本章主要内容： 4.1 总线及时序 4.2 IBM PC/XT CPU子系统 4.3 IBM PC的系统总线及时序 4.4 PC机的其它总线 微机的总线结构 一、地址/数据总线 二、地址/状态总线 三、与CPU工作方式无关的控制线 四、与CPU工作方式相关的控制线 五、电源和地线 8088引脚的分时复用 l? 8086/8088地址/数据线的分时复用特性 为了减少芯片上的引脚数目，8086/8088CPU都采用了分时/复用的地址/数据、地址/状态总线。 当CPU执行存储器读写或I/O读写操作时，在T1状态时要给出被访问单元或端口的地址，然后再在读/写信号的控制下，传送要读/写的数据。所以地址信息和数据信息的传送在时间上有先后次序，可以分时共用总线。 总线周期的概念 时钟周期(T状态)：时钟周期是CPU处理动作的最小时间单位。微机系统的操作都是在系统时钟的严格控制下按顺序进行的。 8088CPU的标准时钟频率为5MHz，故其时钟周期或一个T状态为200ns。在IBM PC中，系统时钟频率为4.77MHz，故一个T状态为210ns。 总线周期：CPU访问一次存储器或输入输出端口所需的时间。访问一次即进行一次读或写。对于8088CPU，一次读/写只能读/写一个字节。而8086CPU，一次读/写能读/写一个字。 基本总线周期：一个基本总线周期由4个T状态组成，即T1、T2、T3、T4。各状态时操作如下： T1：CPU输出存储器或I/O口地址信息并锁存； T2：CPU输出读/写控制信号； T3：数据有效； T4：完成数据传送。 在使用8088CPU构成一个微机系统时，根据所连的存储器和外设规模的不同，CPU有两种不同的工作模式（组态）。当系统规模较小时，系统的控制总线可直接由CPU的控制线供给，称为最小工作模式或最小组态。当系统规模较大时，要求有较强的驱动能力和控制能力，8088CPU需要借助总线控制器8288来形成各种控制信号，称为最大工作模式或最大组态。 8088CPU通过其P33引脚来区分它是处于最大组态还是最小组态，最大组态时该引脚接地，最小组态时该引脚接+5V电源。 PC/XT系统是最大组态。 8088CPU的两种组态 最小组态：一般是单处理器系统 最大组态：一般是多处理器系统：主处理器，协处理器。 协处理器：8088CPU常用的协处理器有：数学协处理器8087；输入/输出协处理器8089。它们都有自己的指令系统，可以对其编制程序。 8088的引脚功能 8088的引脚功能 A19~A16/S6~S3： S4, S3 ：编码，指明当前正使用的段寄存器。 其编码和使用的段寄存器如下： 00为ES，01为SS，10为CS，11为DS。 S5：输出, 指明中断允许标志IF的当前状态。 S6：没定义，始终为低电平。 在DMA方式时，这些线处于三态。 8088的引脚功能 三、与CPU工作方式无关的控制线（8条） P32RD：读信号，输出，三态。 进行存储器或I/O端口读操作，被访问单元使用这个信号打开数据门，使数据进入数据总线。 P22READY：输入。CPU寻址的存储器或I/O设备送来的响应信号，高电平有效。当其有效时，将进行数据传送。CPU在T3周期的开始采样此线。若为低，则在T3周期结束后插入TW周期，直至READY线变高后，则在此TW 周期结束后，进入T4周期，完成数据传送。 P18INTR：输入 可屏蔽中断请求信号，电平触发输入信号，高电平有效。CPU在每条指令周期的最后一个T状态的起始时刻采样这条线，以决定是否进入中断响应周期。 P17NMI：输入 非屏蔽中断请求信号，边沿触发信号，上升沿有效。此线上的中断请求信号不能被IF标志屏蔽。若有请求，CPU同样是在现行指令结束后响应。 8088的引脚功能 P21RESET：复位信号，输入，该信号使处理器立即结束现行操作。该信号必须保持高电平至少四个时钟周期，以完成内部的复位过程。复位后，F、IP、DS、ES、SS和指令队列都被清除，CS=0FFFFH。所以当其变低时，CPU将从0FFFF0H处开始执行指令。该处为只读存储器区，放一条无条件转移指令转到引导程序。 8088的引脚功能 P23TEST：输入，由WAIT指令测试的信号。若为有效低电平，执行WAIT指令后面的指令，若为高电平，CPU处于空闲等待状态，重复执行WAIT指令。利用WAIT指令和这个引脚可以使处理器与外部硬件同步。 P19CLK：时钟输入信号，一般由时钟发生器8284给出。 P34 8088外部数据只有8位，因此没用。在最大组态时恒接高电平。 对8086，P34是BHE