Proteus实例课件-第3章课案.ppt

3) 层次原理图设计 在Proteus中发现全加器74LS138没有仿真模型。为此，利用层次原理图的设计方法，设计一个全加器74LS138。 在Proteus中单击子电路模式图标 ，在图形编辑区拖出一个大小合适的矩形，并命名。在对象选择器中选择“INPUT”，并在矩形框的左边框线上单击三次，生成三个输入端。然后在对象选择器中选择“OUTPUT”，并在矩形框的右边单击两次，生成两个输出端。分别双击这些端子，对其进行命名，生成全加器的父电路，如图3-42所示。 图3-42 全加器的父电路 右键单击图3-42图中全加器的矩形空白区，出现右键菜单，选择“Goto Child Sheet”，即转到全加器的子电路，此时自动打开一个新的绘图画面，按图3-43画好全加器的子电路，使输入与输出的引脚名与父电路保持完全一致。 单击存盘按钮，不用另起名字。在图形的空白区单击右键，选择右键菜单中的“Exit Parent Sheet”，即返回到父电路。 最后，把所有元件按以上分析连接成如图3-44所示的系统电路。 注意到四个全加器的各子电路中的元件代号各不相同，且与上层电路中的元件代号亦不相同。 图3-44中，左下方电阻与电路的连接采用的是网络标号形式(R1～R12)，标有同一网络标号(Label)的两根线被视为连接在一起。 图3-44 投票表决系统电路原理图 4) 系统仿真 在Proteus中运行仿真，使第一个开关不动作，即选择“弃权”，第四个开关位于下方，即选择“No”，其他四个开关都位于上方，即选择“Yes”。仿真结果表明，系统显示的票数与选择开关一致。 5. 实验报告 （1）设计全加器74LS138的层次原理图； （2）打印出Proteus中系统原理仿真图和仿真结果。 3.6 综合型实验 3.6.1 多路显示系统设计与仿真 1. 实验目的 （1）熟练掌握数据选择器、译码器和七段数码显示器的使用； （2）掌握多路数据传送和显示时的分时传送和显示电路设计技巧。 2. 实验器件 （1）74LS157(四个二选一数据选择器)1片； （2）74LS48(BCD—七段显示译码器)1片； （3）74LS139(双二一四译码器)1片； （4）共阴极数码管2个。 3. 预习要求 （1）复习数据选择器、译码器工作原理及相应的逻辑表达式； （2）复习共阴极和共阳极数码管内部结构及各段显示与对应的输入信号之间的关系。 4. 实验任务和步骤 设计一个多路数据显示系统，要求把两位十进制(BCD码)数据从甲地传送到乙地，并显示出来。设计的电路应尽可能少地使用元器件，即不能多于前面列举的实验器件数目，并在Proteus中进行电路仿真。 1) 系统设计分析 此课题把组合逻辑电路中常用的数据选择器、二进制译码器、显示译码器及数码显示器综合运用在一起，是以后其他综合电路设计中的一个基础环节。 首先看系统的输入，两位十进制数用BCD码来表示，共需8根线。因为只有一片显示译码器，即只能接收4根数据线，故输入的8根线要使用四个二选一数据选择器分时传送两个BCD码十进制数，如先传送个位，再传送十位，或相反。 74LS157正是一个具有四个二选一功能的数据选择器，使它的每个选择器的数据输入D0接十进制数的个位(四位BCD码)，每个数据选择器的数据输入D1接十进制数的十位(四位BCD码)，通过把74LS157的G1端置0或置1来选择四个数据选择器的D0或D1，且同时输送到相应的四个输出端上，从而实现分时传送的目的。因为人的肉眼分辨率的问题，74LS157的G1端(即四个数据选择器的公共地址)应该是一个连续脉冲，频率设为30Hz左右比较合适。 从数据选择器输出的一位十进制数(BCD码)，按从低到高依次接到显示译码器74LS48的A、B、C、D输入端。74LS48接收正编码信号，输出负逻辑电平有效信号，故它的七个输出端应接共阴极数码管。74LS48的三个功能端都是低电平有效，这里都接高电平，使其功能不起作用。 现在考虑一个显示译码器驱动两块数码管问题。因为是分时传送来的数据，所以两块数码管并接在74LS48的输出端上。通过共阴极端来选择哪个数码管应该有效。当传送个位时，应该点亮右边的一个数码管，使其共阴极端为低电平；当传送来的数据为十位时，应该点亮左边的数码管，使其共阴极