SOPC技术.ppt

　　代码3.3 SEG7_LUT_8.v的代码。 module SEG7_LUT_8 (oSEG0,oSEG1,oSEG2,oSEG3, oSEG4,oSEG5,oSEG6,oSEG7, iDIG,iWR,iCLK,iRST_N ); input [31:0] iDIG; input iWR,iCLK,iRST_N; output [6:0] oSEG0,oSEG1,oSEG2,oSEG3,oSEG4,oSEG5, oSEG6,oSEG7; reg [31:0] rDIG; always@(posedge iCLK or negedge iRST_N) begin if(!iRST_N) rDIG = 0; else begin if(iWR) rDIG = iDIG; end end SEG7_LUT u0 ( oSEG0,rDIG[3:0] ); SEG7_LUT u1 ( oSEG1,rDIG[7:4] ); SEG7_LUT u2 ( oSEG2,rDIG[11:8] ); SEG7_LUT u3 ( oSEG3,rDIG[15:12] ); SEG7_LUT u4 ( oSEG4,rDIG[19:16] ); SEG7_LUT u5 ( oSEG5,rDIG[23:20] ); SEG7_LUT u6 ( oSEG6,rDIG[27:24] ); SEG7_LUT u7 ( oSEG7,rDIG[31:28] ); endmodule 　　返回SOPC Builder中，用FileNew Component菜单添加新组件，如图3.30所示。 图3.30 添加新组件 　　SOPC Builder会提示在设计文件的基础上用组件编辑器生成一个新组件，新组件的信息保存在一个目录中，该目录中包括一个组件说明文件class.ptf、一个perl脚本文件cb_generator.pl、一个存储Verilog或VHDL代码及其他相关文件的目录hdl_synthesis，以及一个存储软件代码的目录HAL。SOPC将这个新组件放在当前工程目录下，完成后可以马上使用。 　　按Next按钮进入设计文件添加界面，如图3.31所示。可以添加HDL文本文件，也可以添加综合之后的文件，按Add HDL File…按钮，选择C:\DE2\niosII_DE2\seg7_lut_8 \hdl\SEG7_ LUT_8.v，在HDL Files列表中出现了SEG_LUT_8.v及其相关信息，如图3.31所示，组件编辑器导入并综合SEG7_LUT_8.v，等待一段时间之后，组件编辑器完成文件的导入及综合，提示文件综合成功。此时在组件编辑器下部的信息栏中，提示有两个错误，一个指出Avalon总线从端口没有clk信号，另一个指出Avalon总线从端口没有读/写信号。这是由于Verilog文件中的输入/输出信号定义与Avalon总线标准信号不一致造成的。如果文件综合不成功，则按提示重新修改SEG7_LUT_8.v文件。 图3.31 添加设计文件 　　按Next按钮，设置输入/输出信号，使七段数码管控制器的输入/输出信号与Avalon总线信号匹配。如图3.32所示，组件编辑器列出了所有的输入/输出信号，通过改变信号类型可实现信号匹配。将iDIG的信号类型改为writedata，将iWR的信号类型改为write，将iCLK的信号类型改为clk，将iRST_N的信号类型改为reset_n，其他的信号保持原来的export不变。修改过程中，下部信息栏中的信息也会有相应的改变，如果匹配结果满足Avalon总线规范对信号的要求，则会显示Components “SEG7_LUT_8”is OK。 图3.32 输入/输出信号匹配 　　按Next按钮，还可以增加Avalon从接口和用户自定义的软件，本例中不需要添加这两项内容。将向导最后一步的Component Group栏的内容修改为DE2 User Logic，作为组件组的名称，如图3.33所示，以后加入的新组件也都可以放在这个组里，也可以选择其他组件组名称，默认的组件组名称为Unknown Group。按Finish按钮，组件编辑器会提示是否保存组件，按OK按钮则生成组件，并返回SOPC Builder界面，此时在组件列表中增加了一个DE2 User Logic的组，该组中有一个组件SEG7_LUT_8，如图3.34所示。 图3.33 改变组件组名称 图3.34 新组件出现在组件列表中 　　选中组件列表中的SEG7_LUT_8，按鼠标右键，在弹出的菜单中选择Add New SEG7_LUT_8，显示如图3.35