《数字电子技术项目》项目6数字钟的设计与制作.ppt

项目6 数字钟的设计与制作 6.1 项目描述 本项目制作的数字钟是由计数器、分频器、译码显示器等组成，项目相关知识点主要有时序逻辑电路、计数器、寄存器等。 项目要求 项目制作的数字钟要求信号发生电路产生稳定的秒脉冲信号，作为数字钟的计时基准；具有“时、分、秒”的十进制数字显示；小时计时以一昼夜为一个周期(即24进制)，分和秒计时为60进制；具有校时功能，可在任何时候将其调至标准时间或者指定时间。 6.2 项目资讯 6.2.1时序逻辑电路的分析 1．概述 1）时序逻辑电路的特点 时序逻辑电路由存储电路和组合电路两部分组成，而在时序逻辑电路中，任何时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的工作状态，即与以前的输入信号也有关系。 时序逻辑电路功能的描述方法 （1）逻辑表达式 （2）状态转换表。 （3）状态转换图。 （4）时序波形图。 上述4种描述方法从不同侧面突出了时序逻辑电路逻辑功能的特点，它们本质上是相通的，可以转换。在实际分析、设计中，可以根据具体情况选用。 2.时序逻辑电路的分析 分析时序逻辑电路一般按以下步骤进行 1）写出电路的方程组 (1)时钟方程。 (2)驱动力程。（3）状态方程。 2）列出状态表 3）画状态转换图和时序波形图 4）说明电路的逻辑功能 一般情况下，根据时序逻辑电路的状态表或状态图就可以反映出电路的功能。但在实际应用中，若各个输入、输出信号有明确的物理含义时，常需要结合这些信号的物理含义，进一步说明电路的具体功能。 6.2.2 计数器 计数器种类 按照触发器是否同时翻转分为同步计数器和异步计数器； 按照计数顺序的增、减，分为加计数器、减计数器，计数顺序可增、可减称为可逆计数器； 按计数进制分为二进制计数器、十进制计数器、任意进制计数器。 二进制计数器：按二进制运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制运算规律进行计数的电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器之外的其他进制计数器统称为任意进制 1．二进制计数器 1）异步二进制计数器 异步计数器各触发器的状态转换与时钟脉冲是异步工作的。异步计数器又称串行进位计数器。 （1）异步二进制加法计数器 4位二进制加法计数器的工作波形 D触发器构成的上升沿触发的4位异步二进制加法计数器 （2）异步二进制减法计数器 由JK触发器组成的4位二进制减法计数器的逻辑图 4位二进制减法计数器工作波形图 2）同步二进制计数器 （1）同步二进制加法计数器 (2）同步二进制减法计数器 2．十进制计数器 1）异步十进制加法计数器 十进制加法计数器时序图 2）同步十进制加法计数器 由JK触发器组成的8421BCD码同步十进制加法计数器的逻辑图,用下降沿触发。 3．集成计数器 1）集成同步二进制计数器74LS161和74LS163 2）集成同步十进制计数器74LS160和74LS162 6.2.3 N进制计数器 反馈清零法 计数过程中，将某个中间状态反馈到清零端，强行使计数器返回到0，再重新开始计数，可构成比原集成计数器模小的任意进制计数器。反馈清零法适用于有清零输入的集成计数器，分为异步清零和同步清零两种方法。 (1)异步清零法 在异步清零端有效时，不受时钟脉冲及任何信号影响，直接使计数器清零，因而可采用瞬时过渡状态作为清零信号。 （2）同步清零法 同步清零法必须在清零信号有效时，再来一个CP时钟脉冲触发沿，才能使触发器清零。 2反馈置数法 反馈置数法适用于具有预置数功能的集成计数器，对于具有同步置数功能的计数器，则与同步清零类似，即同步置数输入端获得置数有效信号后，计数器不能立刻置数，而是在下一个CP脉冲作用后，计数器才会被置数。 对于具有异步置数功能的计数器，只要置数信号满足(不需要脉冲CP作用)，就可立即置数，因此异步反馈置数法仍需瞬时过渡状态作为置数信号。 3）级联法 级联就是把两个以上的集成计数器连接起来，从而获得任意进制计数器。例如，可把一个N1进制计数器和一个N2进制计数器串联起来构成N＝N1N2进制计数器。 图所示为由两片74LS160级联成100进制同步加法计数器。 6.2.4寄存器 1．数码寄存器 数码寄存器只供暂时存放数码，可以根据需要将存放的数码随时取出参加运算或者进行数据处理。寄存器是由触发器构成的，对于触发器的选择只要求它们具有置1、置0的功能即可。 无论是用同步结构的RS触发器、主从结构的触发器，还是边沿触发结构的触发器，都可以组成寄存器。 D触发器组成的4位集成数码寄存器74LSl75的逻辑电路图 2．移位寄存器 单向移位寄存器