可测性设计-2.ppt

2.3 测试性/BIT通用设计准则 电子功能结构设计 电子功能划分 测试控制 测试通路 元器件选择 模拟电路设计 VLSI和微处理器 射频电路设计 数字电路设计 可观性设计准则（续） 利用PCB板上的LED显示来指示重要电路的正常工作 对关键的故障指示和显示器，应提供可选择的测试方法，如“按钮测试”，以有效验证其工作 用多路转换器减少故障隔离的边缘连接器输出端数、调整点和测试点 尽量避免采用余度电路，因为从输出端无法定位哪个余度发生了故障 尽量避免用线“与”或线“或”连接（否则会产生模糊隔离问题），把线与连接分为较小的隔离模糊组 减少隔离模糊度的设计 机内测试 性能监控 测试要求 测试数据 测试点 传感器 指示器 连接器 兼容性 2.3.1 电子功能结构设计 为便于识别，PCB板上的元器件应按标准的坐标网格方式布置 元器件之间应留有足够的空间，以便使用测试夹和测试探头 PCB板上所有元件应按同一方向排列（如1号插针应处于相同位置） 电源、接地、时钟、测试和其他公共信号的插针应布置在连接器插针的标准（固定）位置 PCB板连接器或电缆连接器上的输入/输出信号插针的数目，应与所选测试设备的输入/输出信号的能力兼容 连接器插针的布置应保证即使结构相邻的插针短路，也不会引起损坏或损坏程度最小 电子功能结构设计准则（续） 为改善ATE对表面安装器件的测试，应采取措施保证将测试用连接器纳入设计 为减少所需的专用接口适配器数目，每块PCB板上应尽可能使用可拆除的短接端或键式开关 尽可能在I/O连接器和测试连接器上设置电源和接地线 应考虑测试和修理要求对敷形涂覆的影响 设计时应避免采用可能降低测试速度的、需要特殊准备（如特殊冷却）的元器件 项目的预热时间应尽可能短，以使测试时间最短 每个硬件部件均应有清晰的标志 插头的机械编码应可由测试连接器重写，以减少所需的测试连接器的数量 2.3.2 电子功能划分 需要进行功能测试的全部元器件应安装在1块PCB板上 如果1块PCB板上设有1个以上的功能，应保证各功能能被分别测试或独立测试 在混合功能中，数字和模拟电路应能分别测试 在一个功能中，每块被测电路的规模应尽可能小，以便经济地进行故障检测和隔离 如需要，上拉电阻应与驱动电路安装在同一PCB板上 考虑兼容性，模拟电路应按频段划分 测试所需的电源数目应与测试设备一致 测试所需的激励源的类型和数目应与测试设备一致 不能准确隔离故障的一组元器件，应置于相近位置或同一封装内 2.3.3 测试控制 应使用连接器的空余插针将测试激励和控制信号从测试设备引到电路内部的节点 电路初始化应尽可能容易和简单（初始化序列尽可能短） 应保证余度元件能进行独立测试 应能利用测试设备的时钟信号断开PCB板上的振荡器和所有逻辑驱动电路 在测试模式下，应能将长计数器链分成几段，每段都能独立测试 测试设备应能将UUT从电气上划分成较小的、易于独立测试的部分（将三态器件置高阻） 尽量避免使用单稳触发电路；不可避免时，应具有旁路措施 应采取措施保证将系统总线作为独立的整体进行测试 反馈回路应能在测试设备控制下断开 在有微处理器的系统中，测试设备应能访问系统三总线（DB、AB和CB） 在高扇入节点（测试瓶颈）上应设置测试控制点 为有高驱动能力要求的控制信号设置输入缓冲器 应采用多路转换器和移位寄存器之类的有源器件，使测试设备能利用现有的输入插针控制所需的内部节点 需大电流驱动的有源测试点应有自己的驱动器级 2.3.4 测试通路 应使用连接器的备用插针，为测试仪器提供附加的内部节点数据 信号线和测试点应设计成能驱动测试设备的容性负载 应提供使测试设备监控PCB板上的时钟并与之同步的测试点 电路的测试通路点应位于高扇出点上 应用缓冲器和多路分配器保护那些可能因偶然短路而损坏的测试点 如测试点是锁存器且易受反射信号影响时，应进行缓冲 应采用有源器件（如多路分配器和移位寄存器），以便利用现有的输入插针将需要的内部节点数据传输到测试设备上 为与测试设备兼容，UUT中的所有高电压在提供到测试通路前，应按比例降低 测试设备的测量精度应满足UUT的容差要求 2.3.5 元器件选择 使用元器件的品种和类型应尽可能少 元器件如有动态刷新要求，测试时应有足够的时钟周期保障其刷新 UUT使用的元器件应属于同一逻辑系列；如果不是，则相互连接时应使用通用的信号电平 应避免使用继电器，因为消除触点抖动需要附加部件 在满足性能要求的条件下，优先选择测试性良好的元器件和装配好的模块；优先选择内部结构和故障模式已充分了解的IC 如果性能要求允许，应提供使用标准件的结构化简单设计，而不采用使用非标准件的随机设计 生成测试序列时，优先考虑常规、系统化测试，而不采用技术难度大的测试（即便后者的测试序列短） 2.3.6 模拟电路设计