运算器算术逻辑运算实验.docVIP

信 息学 院 实 验 报 告 学号：124100040 姓名： 禹智继 班级：12A班 课程名称：计算机组成原理 实验名称：实验一 运算器算术逻辑运算实验 实验性质： ①综合性实验 ②设计性实验 ③验证性实验：√ 实验时间：2014年 9月 15 日 实验地点：睿智4栋102 一、实验目的 1、掌握简单运算器的组成以及数据传送通路。 2、验证算术逻辑运算部件（74LS181）的组合功能。 二、实验设备及器件 计算机组成原理实验箱 三、实验内容 1. 实验原理图 图1 运算器实验原理图 2. 实验步骤 首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，SW_G=1，S3 S2 S1 S0 M CN=111111，并将CONTROL UNIT的开关SP05打在“NORM”状态，然后按下图2所示步骤进行。 图2 实验步骤图 3、实验结果 运算器功能实验表 DR1 DR2 S3 S2 S1 S0 M=0（算术运算） M=1 （逻辑运算） CN=1无进位 CN=0有进位 C1 43 0 0 0 0 F=C1 F=C2 F=3E C1 43 0 0 0 1 F=C3 F=C4 F=3C C1 43 0 0 1 0 F=FD F=FE F=02 C1 43 0 0 1 1 F=FF F=0 F=0 C1 43 0 1 0 0 F=41 F=42 F=BE C1 43 0 1 0 1 F=43 F=44 F=BC C1 43 0 1 1 0 F=70 F=7E F=82 C1 43 0 1 1 1 F=7F F=80 F=80 C1 43 1 0 0 0 F=02 F=03 F=7F C1 43 1 0 0 1 F=04 F=05 F=7D C1 43 1 0 1 0 F=3E F=3F F=43 C1 43 1 0 1 1 F=40 F=41 F=41 C1 43 1 1 0 0 F=82 F=83 F=FF C1 43 1 1 0 1 F=84 F=85 F=FD C1 43 1 1 1 0 F=BE F=BF F=C3 C1 43 1 1 1 1 F=C0 F=C1 F=C1 回答问题 简述图1运算器的工作原理： * 两片74LS181以并\串联形式构成字长为8位的算术逻辑运算器ALU。左边的74LS181运算高四位数据，右边的74LS181运算低四位数据，两片181通过进位端进行连接。 A0-A3是4位数据输入端A，B0-B3是4位数据输入端B。F0-F3是运算结果输出端。 运算器ALU的输出经过一个输出双向三态门（74LS245）与数据总线相连。 数据寄存器DR1和DR2向运算器ALU提供运算的数据。D7-D0是数据输入 端，Q7-Q0是数据输出端。DR1数据分成两半，数据的高四位输入给左边74LS181的A端，数据的低四位输入给右边74LS181的A端。 8位数据开关D7-D0用来输入参与运算的数据，并经过一个输入双向三态 门（74LS245）与数据总线相连。 数据显示灯已与数据总线相连用来显示数据总线上的内容。 S3、S2、S1、S0、M、CN为ALU运算选择控制器，由它们共同决定运算器执行哪一种运算。 ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线上。低电平有效。 SW-B是输入三态门的控制端，控制INPUT DEVICE中的8位数据开关D7-D0的数据是否送到数据总线BUS上。低电平有效。 LDDR1是寄存器DR1存数控制信号，LDDR2是DR2存数控制信号。都是高电平有效。 任课教师评语： 教师签字： 年 月 日 F