嵌入式硬件开发平台.ppt

第2章 嵌入式系统硬件开发平台 本章要点 学习完本章读者将掌握如下内容： 1、嵌入式硬件的相关基础知识 2、嵌入式硬件平台基本组成 3、ARM系列微处理器简介 4、S3C2410及PXA270微处理器的结构 2.1　相关基础知识 1、微处理器 中央微处理器，简称CPU，它是计算机中最重要的一个部分，它决定嵌入式系统的主要功能特性。CPU又由运算器和控制器两大部分组成。 2、寄存器 所谓寄存器（register），是CPU内部用来存放数据的一些小型存储区域，用于暂时存放参与运算的数据和运算结果。 寄存器是一种时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。寄存器是CPU内部的元件，寄存器拥有非常高的读写速度，所以在寄存器之间的数据传送非常快。 　　外部设备也有寄存器，是一种存储单元，其物理结构跟内存单元不一样，但作用跟内存单元一样，都能保存信息。 　　　在设计时，给外部设备的每个寄存器都分配一个地址，CPU可以根据地址访问某个寄存器，则该寄存器发生相应的动作：或接收数据总线上的数据（对应于写操作），或把自己的数据送到数据总线上（对应于读操作）。当CPU访问某个寄存器时，同一个外设的其他寄存器和其他外设的寄存器由于没有CPU的指令不会发生动作。 3、总线 总线（BUS）是接口电路与CPU或者接口电路与I/O外部设备之间连接的主要形式，是各功能部件之间传送信息的公共通路。 采用一组公共的信号线作为嵌入式系统各部件之间的通信线，这组公共信号线就称为总线。 通信协议 通信协议是指通信双方的一种约定。约定包括对数据格式、同步方式、传送速度、传送步骤等问题做出统一规定，通信双方必须共同遵守。 （1）总线时序协议 （2）异步时序协议的握手协议 （3）总线仲裁方式 （4）总线标准 （1）总线时序协议 同步时序： 　　总线上所有事件共用同一时钟脉冲进行操作过程的控制，所有事件都在时钟周期的开始发生。 异步时序： 　　操作由源或目的模块发出的特定信号确定。双方相互提供联络信号。 （2）异步时序协议的握手协议 握手协议是总线异步时序的基本构件。 握手协议数据传送过程的4个周期： 4、I/O端口 I/O端口又称为I/O接口，它是微处理器对外控制和信息交换的必经之路，是CPU与外部设备连接的桥梁，它在CPU与外部设备之间起信息转换和匹配的作用。I/O端口有串行和并行之分，串行I/O端口一次只能传送一位二进制数信息，而并行I/O端口一次能传送一组二进制数信息。 图2.3　 I/O接口电路的位置 CPU对外设I/O端口物理地址的编址方式有两种： 一种是I/O映射方式（I/O－mapped）； 另一种是内存映射方式（Memory－mapped）。 具体采用哪一种则取决于CPU的体系结构。 5、中断 中断方式是指，当外部设备准备与CPU进行数据传输时，外部设备首先向CPU发出中断请求，CPU接收到中断请求并在一定条件下，暂时停止原来的程序并执行中断服务处理程序，执行完毕以后再返回原来的程序继续执行。 图2.4　中断处理的各个阶段 6、数据编码 设用微处理器控制一串彩灯（发光二极管）的亮灭。如图2.4所示。 我们设不发光的口线（高电平）为1，发光的口线（低电平）为0。 当彩灯L1发光时，PD0口线为低电平，而其余口线均为高电平。 再如，要彩灯L8发光，其余均不发光，则有： 用二进制数表示为 十六进制编码为：7FH。 若希望两边亮，中间暗，则： 十六进制编码为：7EH。 2.2 嵌入式系统硬件平台 　　　图2.5　嵌入式系统硬件结构 1、嵌入式处理器 嵌入式处理器通常包括几个部分：处理器内核、地址总线、数据总线、控制总线、片上I/O接口电路及辅助电路（如时钟、复位电路等）。 嵌入式处理器可以分为3类： 　　嵌入式微处理器、 　　嵌入式微控制器、 　　嵌入式DSP（Digital Signal Processor，数字信号处理器）， 2、嵌入式系统中的存储设备 （1）RAM、SRAM、DRAM RAM即是我们通常所说的内存。RAM又可分为SRAM（静态存储器）和DRAM（动态存储器）。 （2）Flash Flash是一种非易失闪存，它具有和ROM一样掉电后数据不会丢失的特性。Flash是目前嵌入式系统中广泛采用的主流存储器，它的主要特点是按整体/扇区擦除和按字节编程，具有低功耗、高密度、小体积等优点。 Flash分为NOR Flash、NAND Flash两种。 NOR Flash的特点是在芯片内执行，可以直接读取芯片内储存的数据，因而速度比较快。应用程