数字电子技术习题解答.doc

数字电子技术习题解答 化简下列逻辑函数，并画出F1的无竞争冒险的与非—与非逻辑电路；画出F2的最简与或非逻辑电路。（每题8分，共16分） F1= F2(A,B,C,D)=Σm（2，3，6，10，14）+Σd（5，9，11） 解：1、F1=BC’+A(B’+C’)=((BC’+AB’+AC’)’)’=((AB’.)’(BC’)’(.AC’)’)’ 由卡诺图可知化简后的表达式不存在竞争冒险。图略 2、F2=((B’C+CD’)’)’ 如图2.1所示电路为TTL电路，输入分别是A，B，C。试根据其输入的波形，画出对应的输出Y1，Y2的波形（忽略门的延迟时间）。 图 2.1 解：对于Y1来说，由于电阻R1太大信号无法正确传输，故A恒等于1，而R2、R3对信号的传输没有影响，所以Y1=BC；对于Y2来说，当C=1时，三态门处于高阻态，这时Y2=A’，当C=0时，三态门处于“0”、“1”逻辑状态，这时Y2=（AB’）’。根据以上分析画Y1、Y2的波形于上图。 三、试设计一个按8421BCD码计数的同步七进制加法计数器，由零开始计数。 用JK触发器实现; （10分） 用1片同步十进制计数器74LS160及最少的门电路实现.74LS160功能表及逻辑符号如图3所示。（10分） 74LS160功能表 Rd LD S1 S2 CP 功能 0 X X X X 请零 1 0 X X 置数 1 1 1 1 计数 1 1 0 1 X 保持 1 1 1 0 X 保持 图3 解：1、根据题给8421BCD码加法计数器要求，得状态转换表： Q2 Q1 Q0 C 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 分解的卡诺图： 将状态方程与JK触发器的特性方程比较，得驱动方程： J2= Q0Q1 ，K2=Q1 J1= Q0Q’2，K1=Q’0 J0=(Q1Q2)’, K0=1 输出方程：C=Q1Q2 图略， 由设计过程可知任意态111将进入000，故电路可自启动。 2、略。 设计一多数表决电路。要求A、B、C三人中只要有两人以上同意，则决议就通过。但A还有决定权，即只要A同意，即使其他人不同意也能通过。 （每小题5分，共15分） 列出真值表并写出逻辑函数; 化简逻辑函数,用与非门实现设计并画出电路图; 用MUX 74LS153实现设计并画出电路图。74LS153的功能表及逻辑符号如图5所示。 MUX74LS153功能表 输 入 输 出 选通 地址 数据 ST A1 A2 Di Y 1 X X X （Z） 0 0 0 D0-D7 D0 0 0 1 D0-D7 D1 0 1 0 D0-D7 D2 0 1 1 D0-D7 D3 图5 解： A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 Y=∑m（3，4，5，6，7） NE555，74LS160分别是555定时器和同步十进制计数器芯片。试用NE555构成一个多谐振荡器（要求画出振荡器电路,占空比设为0.5）；若振荡频率f=150kHz，试用74LS160产生频率为1.2kHz的方波。（20分） 解：假设取C=1000PF，R1=R2，则可算得： f=1/T=1/0.7（2RC）=150kHz R1=R2=4.7KΩ 计数器模为：N=150/1.2=125 TTL三态与非门组成的逻辑电路如图6所示，其中C’为控制端，试分析C’=0和C’=1时电路的输出量L