门电路与可编程逻辑器件.pptVIP

GAL16V8 可编程与阵列 (64 ? 32) 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 2. GAL16V8 逻辑图 输出逻辑宏单元(即  Output Logic Macro- Cell，简称 OLMC) 与阵列 输入电路 可编程与阵列 (64 ? 32) 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 2. GAL16V8 逻辑图 OLMC 中含有或门、 D 触发器和多路选择器等， 通过对 OLMC 编程可得 到组合电路输出、时序电 路输出、双向 I/O 端等多 种工作组态。 可编程与阵列 (64 ? 32) 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 2. GAL16V8逻辑图 　　与阵列的作用是产生输入信号的乘积项。其输入信号为 8 个输入端提供的原、反变量和 8 个反馈输入端提供的原、反变量。产生这些变量的哪些乘积项，则由对与阵列的编程决定。 时钟输入端，提供时序电路所需要的时钟信号。 　　输出使能控制输入端。它作为全局控制信号控制各 I/O 端的工作方式。 了解现场可编程门阵列器件（FPGA）的结构 了解复杂可编程逻辑器件（CPLD）的结构 5.4 CPLD/FPGA的基本结构 了解FPGA和CPLD的比较 了解CPLD在系统逻辑电路 FPGA现场可编程逻辑电路 了解FPGA现场可编程逻辑电路 FPGA现场可编程逻辑电路 可编程逻辑器件的参数指标 阵列扩展型HDPLD包括EPLD和CPLD，CPLD在PAL、GAL结构的基础上扩展或改进而成的。基本结构与PAL和GAL类似，均由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成度大得多。 EPLD采用EPROM工艺。与GAL相比，大量增加了OLMC的数目，增加了对OLMC中寄存器的异步复位和异步置位功能，其OLMC使用更灵活。缺点内部互连性较差。 CPLD采用E2PROM工艺。与EPLD相比，增加了内部连线，对逻辑宏单元和I/O单元均作了重大改进。内部资原互连性比EPLD有较大的改进。 5.4.1 阵列扩展型CPLD的基本结构 CPLD的基本结构 逻辑阵列块(LAB) 5.4.2 现场可编程门阵列FPGA的基本结构 FPGA由可配置逻辑块CLB、输入/输出模块IOB和互连资源IR三部分组成。 ①可配置逻辑块CLB是实现用户功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片。 ②可编程输入/输出模块(IOB)主要完成芯片上逻辑与外部封装脚的接口，它通常排列在芯片的四周。 ③可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。 FPGA基本结构 CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB CLB 可编程开关矩阵 可编程输入/输出模块IOB 互连资源ICR 可配置逻辑模块CLB FPGA器件基本结构 5.4.3 CPLD/FPGA的比较 阵列型 CPLD的可编程区域是采用E2PROM工艺E2PROM工艺，所以，掉电后数据可永久保存。 FPGA的编程区域在掉电以后，数据就丢失，所以， FPGA的配置数据都存储在片外的EPROM、E2PROM或计算机软、硬盘中。工作时可以控制加载过程，在现场修改器件的逻辑功能。即现场编程 CPLD 实现逻辑控制的能力强。 FPGA实现数据处理能力强； 5.4.4 CPLD在系统逻辑电路 由于CPLD可编程逻辑器件分为普通CPLD和带有下载编程接口的CPLD，即ISP-CPLD 。 普通CPLD的编程下载需用相应的编程器，ISP－ CPLD不需要编程器，直接通过自带的编程下载口就可以将数据写入器件中，而且升级修改方便。 ISP-CPLD器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。 5.4.5 FPGA现场可编程逻辑