第3章 电路图的后处理.ppt

第3章 电路图的后处理 绘制好的电路图经常要调用一组后处理工具对设计好的电路图进行各种处理，包括对元器件进行自动编号(Annotate)，修改或更新电路图中元器件的属性参数，对电路的连接关系进行设计规则检查(DRC:Design Rules Check)，生成供多种CAD软件调用的电连接网表(Netlist)及输出各种报表。 3.1 概 述 电路设计的后处理流程 3.2 元器件编号的更新(Annotate) 在项目管理器窗口选择执行Tools/Annotate命令，出现对话框 Physical Packaging 对电路图进行进一步处理时，有时需要将某几个元器件组合在一起。Combined property下方的文本框用于指定根据哪个或哪几个属性参数来组合元器件。 例如,对电路图进行PCB设计时，可指定元器件值(Value)和元器件编号(Reference)均相同的元器件采用一个集成电路封装中的数字单元。 关于Combined property 作用：在对电路图进行PCB设计或生成统计报表时，指定将元器件所有属性参数中某几个属性参数值相同的元器件组合在一起。在Annotate中，符合组合标准的元器件将采用同一个封装。Bill of Materials中，符合组合标准的元器件组合在一起生成输出报表，并且可以添加附加信息。 格式：应符合下述规定 基本格式：由一项或多项带有大括号的属性参数类型名组成。如：{Value}{Reference} 注意，属性参数名也可以包括用户定义的元器件属性参数名。例如，一个电路中包括多个0.01μF的电容器，一部分是工作电压为100V的钽电容器，另一部分是工作电压为25V的陶瓷片式电容。我们可以为所有电容器设置一个“Voltage”属性参数。这样若将Combined property设置为{Value}{Voltage}，即可以将其分别组合在一起。 附加字符:根据需要，可以在大括号外面添加其他字符和空格，表示附加信息和格式。 制表符Tab:如果生成的输出文件用于报表或数据库等，就需要添加制表符Tab,用\t代表。 3.3 设计规则检验(DRC) 在电路设计过程中，调用Capture中的设计规则检验工具，可及时发现一些违背常规设计规则的问题，生成出错信息报表，并在电路图中标示出错位置，帮助用户尽快纠正错误。 3.3.1 电学连接规则检验“标准”的制定和修改 ERC检验标准 在DRC中进行电学连接关系检查(ERC:Electric Rules Check)时，依据一组检验标准，检查引出线，子电路及子电路端口之间的连接关系是否存在异常情况。在设计项目管理器窗口选择执行Tools/Design Rules Check命令，屏幕上出现DRC对话框。ERC标签页是以阵列形式表示的ERC检验标准。 ERC检验标准的修改 将光标移至需改变检验标准的小方块上，点击左键，小方块的显示将在“空白(合法)”, “W(Warning)” , “E(Error)”之间循环变化 3.3.2 设计规则检验(DRC)的步骤 在设计项目管理窗口，选中需进行DRC检验的一页或多页电路图纸。 选择执行Tools/Design Rules Check命令。 Report：DRC检测的内容 Create DRC markers for warnings：在警告的地方放置标志 Check hierarchical port connection：检测阶层端口的连接性 Check offconnector connection：检测分页图纸间端口连接符的连接性 Report identical part references：不同元器件是否有相同编号 Report invalid packaging：报告无效的封装 Report hierarchical ports and offconnection：报告阶层端口和分页图纸间接口的连接 Check unconnected net：检测未连接的网络 Check SDT compatibility：检测对于SDT文件的兼容性 Report all net name：报告所有节点名称 3.3.3 DRC标示符 DRC检验中若发现违背检验标准的Error情况，将在电路图相应位置放置圆环状的DRC标示符。若选择了“Create DRC markers for warnings”,则Warning情况也标注在电路图上。 如果将上面那个结点去掉， 运行DRC检验后，即出现 DRC标示符。 DRC标示符内容的查阅。 DRC标示符列表：在设